计算机组成原理与系统结构实验教程

《计算机组成原理与系统结构实验教程》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验一算术逻辑运算实验一．实验目的1．了解运算器的组成结构。2．掌握运算器的工作原理。3．学习运算器的设计方法。4．掌握简单运算器的数据传送通路。5．验证运算功能发生器74LS181的组合功能。二．实验设备TDN-CM+或TDN-CM++教学实验系统一套。三．实验原理实验中所用的运算器数据通路图如图2.6-1。图中所示的是由两片74LS181芯片以并/串形式构成的8位字长的运算器。右方为低4位运算芯片，左方为高4位运算芯片。低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高

2、4位运算中。低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出引至外部。两个芯片的控制端S0～S3和M各自相连，其控制电平按表2.6-1。为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273实现）来锁存数据。要将内总线上的数据锁存到DR1或DR2中，则锁存器74LS273的控制端LDDR1或LDDR2须为高电平。当T4脉冲来到的时候，总线上的数据就被锁存进DR1或DR2中了。为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245

3、实现）。若要将运算结果输出到总线上，则要将三态门74LS245的控制端ALU-B置低电平。否则输出高阻态。2图2.6-1运算器通路图数据输入单元(实验板上印有INPUTDEVICE)用以给出参与运算的数据。其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。　　总线数据显示灯（在BUSUNIT单元中）已与内总线相连，用来显示内总线上的数据。控制信号中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至“W/

4、RUNIT”单元中的相应时序信号引出端，因此，需要将“W/RUNIT”单元中的T4接至“STATEUNIT”单元中的微动开关KK2的输出端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号则使用“SWITCHUNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1、LDDR2为高电平有效。对于单总线数据通路，作实验时就要分时控制总线，即当向DR1、DR2工作暂存器打入数据时，数

5、据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。四．实验步骤1．按图2.6-2连接实验电路并检查无误。图中将用户需要连接的信号线用小圆圈标明（其它实验相同，不再说明）。2．开电源开关。3．用输入开关向暂存器DR1置数。①拨动输入开关形成二进制数01100101（或其它数值）。（数据显示灯亮为0，灭为1）。②使SWITCHUNIT单元中的开关SW-B=0（打开数据输入三态门）、ALU-B=1（关闭ALU输出三态门）、LDDR1=1、LDDR2=0

6、。③按动微动开关KK2，则将二进制数01100101置入DR1中。4．用输入开关向暂存器DR2置数。①拨动输入开关形成二进制数10100111（或其它数值）。②SW-B=0、ALU-B=1保持不变，改变LDDR1、LDDR2，使LDDR1=0、LDDR2=1。③按动微动开关KK2，则将二进制数10100111置入DR2中。5．检验DR1和DR2中存的数是否正确。①关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），并使LDDR1=0、LDDR2=0，关闭寄存器。②置S3、S2、S1、S0

7、、M为11111，总线显示灯则显示DR1中的数。③置S3、S2、S1、S0、M为10101，总线显示灯则显示DR2中的数。6．改变运算器的功能设置，观察运算器的输出。①SW-B=1、ALU-B=0保持不变。②按表2-2置S3、S2、S1、S0、M、Cn的数值，并观察总线显示灯显示的结果。例如：置S3、S2、S1、S0、M、Cn为100101，运算器作加法运算。置S3、S2、S1、S0、M、Cn为011000，运算器作减法运算。7．验证74LS181的算术运算和逻辑运算功能（采用正逻辑）在给定DR1=65、DR2

8、=A7的情况下，改变运算器的功能设置，观察运算器的输出，填入下表中，并和理论分析进行比较、验证。数据开关（01100101））三态门寄存器DR1（01100101）寄存器DR2（10100111）数据开关（10100111）　　　　　　　ALU-B=1LDDR1=1　LDDR1=0　　　　　　　SW-B=0LDDR2=0LDDR2=1T4=T4=图2.6-2算术逻辑实验接线图表2.6-