实验三 verilog hdl中任务与函数的数字系统设计

实验三 verilog hdl中任务与函数的数字系统设计

ID:15588021

大小:120.10 KB

页数:7页

时间:2018-08-04

实验三 verilog hdl中任务与函数的数字系统设计_第1页
实验三 verilog hdl中任务与函数的数字系统设计_第2页
实验三 verilog hdl中任务与函数的数字系统设计_第3页
实验三 verilog hdl中任务与函数的数字系统设计_第4页
实验三 verilog hdl中任务与函数的数字系统设计_第5页
资源描述:

《实验三 verilog hdl中任务与函数的数字系统设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验三:verilogHDL中任务与函数的数字系统设计班级:通信二班姓名:孔晓悦学号:10082207作业完成后,以班级为单位,班长或课代表收集齐电子版实验报告,统一提交.文件命名规则如“通1_王五_学号”一、实验目的1、了解verilogHDL任务与函数的定义及格式2、掌握函数与任务的定义与调用3、掌握函数与任务在使用时的区别4、掌握任务与函数的具体应用二、预习要求1.复习veirlogHDL行为语句。2.预习任务与函数的相关定义和格式要求。3.简单电路系统设计的流程和方法。三、实验基本概念1、任务定义o任务定义格式:task<任务名>;//注意无端口列表端口及数据类型声

2、明语句;其它语句;endtasko任务调用的格式为:<任务名>(端口1,端口2,……);o需要注意的是:任务调用时和定义时的端口变量应是一一对应的。o注意事项:l任务的定义与调用须在一个module模块内。l定义任务时,没有端口名列表,但需要紧接着进行输入输出端口和数据类型的说明。l当任务被调用时,任务被激活。任务的调用与模块调用一样通过任务名调用实现,调用时,需列出端口名列表,端口名的排序和类型必须与任务定义中的相一致。l一个任务可以调用别的任务和函数,可以调用的任务和函数个数不限。2、函数定义o函数的目的是返回一个值,以用于表达式计算o函数的定义格式:function<

3、返回值位宽或类型说明>函数名;端口声明;7局部变量定义;其它语句;endfunctiono<返回值位宽或类型说明>是一个可选项,如果缺省,则返回值为1位寄存器类型的数据。o注意事项:l函数的定义与调用须在一个module模块内。l函数只允许有输入变量且必须至少有一个输入变量,输出变量由函数名本身担任,在定义函数时,需对函数名说明其类型和位宽。l定义函数时,没有端口名列表,但调用函数时,需列出端口名列表,端口名的排序和类型必须与定义时的相一致。这一点与任务相同l函数可以出现在持续赋值assign的右端表达式中。l函数不能调用任务,而任务可以调用别的任务和函数,且调用任务和函数

4、个数不受限制。3、例题1alutask4、例题2code_834、例题3funct7四、实验内容(一)典型习题的验证与仿真设计要求:1、指令译码器电路alutask进行调试和仿真。2、将函数的两个例题83译码器和斐波拉切数计算的例题进行调试和仿真。3、通过三个例题,掌握任务和函数的定义格式,使用的方法。代码:modulealutask(opcode,a,b,c);input[1:0]opcode;input[7:0]a,b;outputreg[8:0]c;always@(aorboropcode)begincase(opcode)2'b00:my_and(a,b,c);2'

5、b01:c=a

6、b;2'b10:c=a-b;2'b11:c=a+b;default:c=9'bx;endcaseendtaskmy_and;input[7:0]my_a,my_b;output[7:0]my_c;integeri;for(i=0;i<=7;i=i+1)my_c[i]=my_a[i]&my_b[i];endtaskendmodule仿真结果:7(二)函数与任务练习1---指令译码电路设计设计要求:1、在“三、实验基本概念”中例题1,进行改进。在目前4个分支的基础上增加两个分支,完成a*b的功能,利用移位相加的形式计算,两个分支分别用任务和函数设计。2.Quar

7、tusII进行功能仿真,验证设计的正确性。4、过程和结果(后面继续添加)将在程序编辑、编译过程中的错误进行记录(截图或者文本),并错误指出来(1)编译过程出现的问题总结错误提示(系统提示)解决方法错误1错误2……..(2)代码与仿真结果(结果截图)代码:modulecode_83(din,dout);input[7:0]din;output[7:0]dout;function[2:0]code;input[7:0]din;casex(din)8'b1xxx_xxxx:code=3'h7;8'b01xx_xxxx:code=3'h6;78'b001x_xxxx:code=3'

8、h5;8'b0001_xxxx:code=3'h4;8'b0000_1xxx:code=3'h3;8'b0000_01xx:code=3'h2;8'b0000_001x:code=3'h1;8'b0000_000x:code=3'h0;default:code=3'hx;endcaseendfunctionassigndout=code(din);endmodule仿真结果:(三)任务与函数练习2---带7段管输出1位bcd码加法电路设计要求:1、参考例题2,设计一个数字电路完成2个1位bcd码加法,输出为七段管。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。