浅析高速缓冲存储器cache在pc系统中的应用

浅析高速缓冲存储器cache在pc系统中的应用

ID:15775196

大小:128.63 KB

页数:2页

时间:2018-08-05

浅析高速缓冲存储器cache在pc系统中的应用_第1页
浅析高速缓冲存储器cache在pc系统中的应用_第2页
资源描述:

《浅析高速缓冲存储器cache在pc系统中的应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、2004年第9期福建电脑27浅析高速缓冲存储器Cache在PC系统中的应用谢青峰(福建警官职业学院信息技术中心福建福州350014)=摘要>本文从PC系统中使用高速缓冲存储器Cache,其概念和必要性入手,介绍了Cache的基本结构、替换策略、一致性问题的处理方法,简要说明了Cache在PC系统的技术实现及应用。=关键词>Cache、CPU、动态存储器、静态存储器、映象、读操作、写操作一、引言1、全相联映象Cache虽然CPU主频的提升会带动系统性能的改善,但系统性能在全相联Cache中,存储的块与块之间,以及存储顺

2、序或保的提高不仅仅取决于CPU,还与系统架构、指令结构、信息在各存的存储器地址之间没有直接的关系。程序可以访问很多的个部件之间的传送速度及存储部件的存取速度等因素有关,特子程序、堆栈和段,而它们是位于主存储器的不同部位上。因别是与CPU/内存之间的存取速度有关。如:500MHz的PÓ,此,Cache保存着很多互不相关的数据块,Cache必须对每个块一次指令执行时间为2ns,与其相配的内存(SDRAM)存取时间和块自身的地址加以存储。这种Cache结构的主要优点是,它为10ns,比前者慢5倍。能够在给定的时间内去存储主

3、存器中的不同的块,命中率高;CPU和PC系统的性能怎么发挥出来?如何减少CPU与缺点是每一次请求数据同Cache中的地址进行比较需要相当的内存之间的速度差异?方法是多种的,现列举其中的四种办时间,速度较慢。法:第一种方法是在基本总线周期中插入等待,这样会浪费2、直接映象CacheCPU的能力;第二种方法是采用存取时间较快的SRAM作存储直接映像Cache不同于全相联Cache,地址仅需比较一次。器,这样虽然解决了CPU与存储器间速度不匹配的问题,但却在直接映像Cache中,由于每个主存储器的块在Cache中仅存大幅提

4、升了系统成本;第三种方法是在慢速的DRAM和快速在一个位置,因而把地址的比较次数减少为一次。其做法是,CPU之间插入一速度较快、容量较小的SRAM,起到缓冲作用,为Cache中的每个块位置分配一个索引字段,用Tag字段区分使CPU既可以以较快速度存取SRAM中的数据,又不使系统存放在Cache位置上的不同的块。单路直接映像把主存储器分成本上升过高,这就是Cache法;第四种方法是采用新型存储成若干页,主存储器的每一页与Cache存储器的大小相同,匹配器。目前,我们一般采用第三种方法。它是PC系统在不大增的主存储器的偏

5、移量可以直接映像为Cache偏移量。Cache的加成本的前提下,使性能提升的一个非常有效的技术。Tag存储器(偏移量)保存着主存储器的页地址(页号)。以上可二、使用Cache的必要性以看出,直接映像Cache优于全相联Cache,能进行快速查找,其所谓Cache即高速缓冲存储器,它位于CPU与主存即缺点是当主存储器的组之间做频繁调用时,Cache控制器必须DRAM(DynamicRAM动态存储器)之间,是通常由SRAM做多次转换。(StaticRAM静态存储器)构成的规模较小但存取速度很快的3、组相联映象Cache存

6、储器。目前计算机主要使用的内存为DRAM,它具有价格组相联Cache是介于全相联Cache和直接映像Cache之间低、容量大等特点,但由于使用电容存储信息,存取速度难以提的一种结构。这种类型的Cache使用了几组直接映像的块,对高,而CPU每执行一条指令都要访问一次或多次主存,DRAM于某一个给定的索引号,可以允许有几个块位置,因而可以增的读写速度远低于CPU速度,因此为了实现速度上的匹配,只加命中率和系统效率。能在CPU指令周期中插入wait状态,高速CPU处于等待状态四、Cache的替换策略和一致性问题的处理方法

7、将大大降低系统的执行效率。Cache和存储器一样具有两种基本操作,即读操作和写操SRAM由于其采用了与CPU相同的制作工艺,因此与作。DRAM相比,它的存取速度快,但体积大、功耗大,价格很高,不当CPU发出读操作命令时,根据它产生的主存地址分为两可能也不必要将所有的内存都采用SRAM。因此为了解决速种情形:一种是需要的数据已在Cache中,那么只需直接访问度与成本的矛盾就产生了一种分级处理的方法,即在主存和Cache,从对应单元中读取信息到数据总线;另一种是需要的数CPU之间加装一个容量相对较小的SRAM作为高速缓冲

8、存储据尚未装入Cache,CPU需从主存中读取信息的同时,Cache替器;当采用Cache后,在Cache中保存着主存中部分内容的副本换部件把该地址所在的那块存储内容从主存拷贝到Cache中;(这称之为存储器映象),CPU在读写数据时,首先访问Cache若Cache中相应位置已被字块占满,就必须去掉旧的字块。常(由于Cache的速度与CPU相当

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。