步进电机细分驱动控制系统设计

步进电机细分驱动控制系统设计

ID:15994495

大小:536.00 KB

页数:12页

时间:2018-08-07

步进电机细分驱动控制系统设计_第1页
步进电机细分驱动控制系统设计_第2页
步进电机细分驱动控制系统设计_第3页
步进电机细分驱动控制系统设计_第4页
步进电机细分驱动控制系统设计_第5页
资源描述:

《步进电机细分驱动控制系统设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、步进电机细分驱动控制系统设计姓名:张凯学号:20104977指导老师:杨小平、杞宁组员:张凯20104977(组长)张明20104991王涛20104978合肥工业大学电子科学与应用物理学院电子科学与技术系概述步进电机在输入状态发生变化时会转过一定的角度,输入状态不变时不会转动,且在不细分输入情况下每次转过较大的角度,再细分情况下每次转过较小的角度。本设计是利用FPGA实现四相步进电机细分驱动控制,并且系统既能实现步进电机的细分驱动又能实现不细分驱动,还能实现步进电机的正、反转控制。设计方案与实现下图是通过QuartusⅡ综合产生的RTL级电路图。整个电路共分为6大模块:32进制可

2、加可减计数器(cnt32)、16进制(自加)计数器(cnt16)、4位输出选择器(dec2)、4个4位比较器(new_comp:moto5、moto6、moto7、moto8)、查找表(rom32)、4位输入4位输出2选1多路选择器(mux2to1)。其中,u_d控制正反转,s选择细分和不细分,en控制停和转,y[3:0]接步进电机的4相输入,clk0和clk5为时钟,且clk5>>clk0(本课设选clk0=4Hz,clk5=32768Hz)。设步进电机的4相输入分别为A、B、C、D。细分:cnt32计数输出5位数据送rom32,rom32输出16位数据分别送new_comp:m

3、oto5、moto6、moto7、moto8的a[3:0]端口与cnt16计数送来的4位数据b[3:0]比较。如果a>=b,则agb=1’b1;反之agb=1’b0。由于clk5>>clk0,从而agb能输出一段占空比稳定的信号(只持续1个或多个clk0周期),即产生1/4、2/4、3/4信号。再如果s为高电平,则就能实现步进电机的细分输入。-10-不细分:如果s为低电平,则mux2to1选通由dec2送来的非细分信号dataa[3:0],从而实现步进电机的非细分输入。具体模块源程序1.32进制可加可减计数器(cnt32)modulecnt32(clk,en,u_d,cq);inp

4、utclk,en,u_d;output[4:0]cq;reg[4:0]cq;always@(posedgeclkorposedgeen)beginif(en)cq<=cq;elseif(u_d)cq<=cq+1'b1;elsecq=cq-1'b1;endendmodule2.16进制(自加)计数器(cnt16)modulecnt16(clk,cq);inputclk;outputcq;reg[3:0]cq;always@(posedgeclk)cq<=cq+1'b1;Endmodule3.4位输出选择器(dec2)moduledec2(clk,a,d);inputclk;input

5、[1:0]a;output[3:0]d;reg[3:0]d;always@(posedgeclk)case(a[1:0])2'b00:d<=4'b1001;2'b01:d<=4'b1100;2'b10:d<=4'b0110;2'b11:d<=4'b0011;default:d<=4'bxxxx;endcaseendmodule-10-4.4位比较器(new_comp:moto5、moto6、moto7、moto8)modulenew_comp(a,b,agb);input[3:0]a,b;outputagb;regagb;always@(aorb)if(a>=b)agb<=1'b1

6、;elseagb<=1'b0;Endmodule5.查找表(rom32)通过MIF文件调用LPM库中的ROM产生MIF文件(文件名为PWM_1.MIF)为:WIDTH=16;DEPTH=32;ADDRESS_RADIX=HEX;DATA_RADIX=HEX;CONTENTBEGIN0:f000;1:f600;2:f900;3:fc00;4:ff00;5:cf00;6:9f00;7:6f00;8:0f00;9:0f60;a:0f90;b:0fc0;c:0ff0;d:0cf0;e:0af0;f:06f0;10:00f0;11:00f6;12:00f9;13:00fc;14:00ff;-

7、10-15:00cf;16:009f;17:006f;18:000f;19:600f;1a:900f;1b:c00f;1c:f00f;1d:f00c;1e:f009;1f:f006;END;调用过程为:-10--10--10-生成的ROM模块为://synopsystranslate_off`timescale1ps/1ps//synopsystranslate_onmodulerom32(address,clock,q);input[4:0]address;inpu

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。