verilog实验37个程序

《verilog实验37个程序》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、3-8译码器//学习38译码器的原理，//拨码开关的123作为输入//本实验采用拨码开关来作为输入，LED作为状态显示//当然如果你的学习板没有拨码开关，可以用key1key2key3作为数据输入。//视频教程适合我们21EDA电子的所有学习板moduledecoder_38(out,key_in);output[7:0]out;//38译码器输出有8钟状态，所以要8个LED灯。input[2:0]key_in;//(123)key1key2key3作为数据输入reg[7:0]out;alway

2、s@(key_in)begincase(key_in)3'd0:out=8'b11111110;//LED作为状态显示,低电平有效3'd1:out=8'b11111101;3'd2:out=8'b11111011;3'd3:out=8'b11110111;3'd4:out=8'b11101111;3'd5:out=8'b11011111;3'd6:out=8'b10111111;3'd7:out=8'b01111111;endcaseendendmodule1位数码管动态显示//一位数码管试验/

3、/利用分频计数器得到数码管，效果//视频教程适合我们21EDA电子的所有学习板moduleSMG_LED(clk_50M,rst,led_bit,dataout);inputclk_50M,rst;//系统时钟50M输入从12脚输入。output[7:0]dataout;//我们这里用数码管，outputled_bit;//一位数码管的位选择reg[7:0]dataout;regled_bit;reg[27:0]count;//分频计数器//分频计数器always@(posedgeclk_50M

4、)begincount<=count+1;//计数器自加endalways@(posedgeclk_50Mornegedgerst)beginled_bit<='b0;//是数码管的位选择处于导通状态case(count[27:24])//case(count[27:24])这一句希望初学者看明白,//也是分频的关键//在数码管上面显示0到F0:dataout<=8'b11000000;//01:dataout<=8'b11111001;2:dataout<=8'b10100100;3:data

5、out<=8'b10110000;4:dataout<=8'b10011001;5:dataout<=8'b10010010;6:dataout<=8'b10000010;7:dataout<=8'b11111000;8:dataout<=8'b10000000;9:dataout<=8'b10010000;10:dataout<=8'b10001000;11:dataout<=8'b10000011;12:dataout<=8'b11000110;13:dataout<=8'b10100001

6、;14:dataout<=8'b10000110;15:dataout<=8'b10001110;//fendcaseendendmodule7段数码管静态显示//本实验就是学习单个数码管的显示//视频教程适合我们21EDA电子的所有学习板moduleSMG_LED(clk_50M,led_bit,dataout);inputclk_50M;//系统时钟50M输入从12脚输入。output[7:0]dataout;//我们这里用数码管，outputled_bit;//一位数码管的位选择reg[7

7、:0]dataout;regled_bit;always@(posedgeclk_50M)beginled_bit<='b0;//是数码管的位选择处于导通状态dataout<=8'b11000000;//修改7段码，可以显示不同的字符//本实验初始是在数码管显示0endendmodule8位优先编码器//学习编码器的原理//优先编码器，拨码开关来作为输入，结果由数码管显示moduleencode(a,c,en);input[8:1]a;//由键盘输入数据output[7:0]c;//结果由数码管

8、显示reg[7:0]c;output[7:0]en;reg[3:0]c_tmp;integeri;assignen=0;always@(a)beginc_tmp=0;for(i=1;i<9;i=i+1)beginif(a[i])c_tmp=i;endendalways@(c_tmp)begin//下面是7段码显示的段码case(c_tmp)4'b0000:c=8'b11000000;//04'b0001:c=8'b11111001;//14'b0010:c=8'b10100100;4'b0011