《利用fifo的高速数据采集系统》开题报告

《《利用fifo的高速数据采集系统》开题报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、中北大学毕业论文开题报告学生姓名：吴轩昂学号：0701054329学院、系：机电工程学院机电控制工程系专业：探测制导与控制技术论文题目：利用FIFO的高速数据采集系统设计指导教师:王利2011年3月10日毕业论文开题报告1．结合毕业论文情况，根据所查阅的文献资料，撰写2000字左右的文献综述：文献综述一、本课题的研究背景及意义数据采集在信号处理系统中占有重要的地位，它是联系前端和后端的桥梁，数据采集模块的采集精度、稳定性以及采集速度将直接影响到整个系统的性能[9]。在单片机系统中通常要用到高速数据传输和高速数据采集。目

2、前单片机的工作频率仍然无法满足类似单脉冲信号捕获、周期信号频谱分析等需要采用高速数据采集的场合，对于速率在100KPS以上的数据采集或传输采用一般的中断查询法就不易实现，因此可考虑通过高速存储器直接存储转换数据来实现1MHz以上的高速数据采集[5]。二、本课题国内外研究现状在一种针对雷达信号的基于PCI总线的高速数据采集卡的研制研究中，采集卡用AMCC公司生产的S5933PCI，用容量为为8K的FIFO作为数据采集前端和PCI总线的数据缓冲，用CPLD实现时序逻辑以及数据采集通道的前端控制，ADC选用AD9220芯片，

3、精度12位，转换速率最高10M，同时设计相应的VxD驱动程序，实现Windows9x下的安装和配置。设计指标为数据采集精度12bits，采样率10MHz[9]。在某基于TMS320C6713DSP的高速数据采集系统中模拟输入信号通过差分驱动芯片AD8138产生差分信号，经过12位双通道65MSPS高速A／D转换芯片AD9238进行模数转换，两通道的采集数据在FIFO中暂存，最后通过CPLD控制DSP对FIFO中的数据进行读取，并提出一种基于LMS算法的自适应滤波器来实现A／D采样信号的前端去噪。TMS320C6713D

4、SP是32位高速浮点型DSP，时钟最高频率为200MHz(GDP)。设计要求能多通道采样，而且单通道采样频率不低于20MSPS；A/D位数不小于12bit[10]。一种用FPGA实现对高速A/D转换芯片的控制电路中，ADC采用TLC5510，精度为8b，转换速率为20MSPS[3]。一种以AL422B在扫描率转换器中的应用系统中，实现了场频从50Hz提高到100Hz，行频从15625Hz提高到31250Hz。AL4220存储容量达3MB，工作频率达50MHz，读写时钟周期20ns[6]。一种应用FPDP协议的高速数据采

5、集处理系统中，基于FPGA的该系统的FPDP总线宽度32bit，通过80线带状电缆连接，TTL时钟datastrobe的频率最高为20MHz，PECLdatastrobe的频率最高为40MHz，因此数据传输的最大带宽160MB/s，等待时间少，传输速度可变，时序设计简洁[12]。一种基于多波束风场位移测量法的高速数据采集和处理系统中，设计了实现高速数据缓存和传输控制的FPGA芯片，主要包括PLL时钟管理模块、前级FIFO缓冲模块、后级双口RAM存储模块以及FIFO和RAM的读写控制模块等，很好地完成了数据的缓存和异步读

6、取，并且极大简化了A／D芯片接口电路结构和印制电路板。采样频率为200MHz，采样数据量为200点。系统已成功研制成收发一体化系统，并进行了200m范围内风场测量实验,使用的激光脉冲频率为20Hz[14]。一种新型的线阵CCD高速数据采集与实时处理系统中，由高速ADC、高速缓存F1FD、比较器模块和DSP构成，数据的存储和读取都由特殊设计的比较器模块启动，比较器的阈值自适应可调，使得FIFO只存储CCD输出的有效像元信号。ADC选用TLC5510；FIFO选用IDT72240，存储容量4kb，数据宽度8bit，读写时钟

7、频率最高40MHz。系统用于高速位移测量，实验表明，数据采集速率可达20MHz，最快响应时间0.1ms，实时处理的效果较好[11]。在某FIFO和DSP的高速数据采集系统中，系统的采样速率可从1MSPS到100MSPS，采样时钟由DSP输出的CLKOUT信号程控分频得到，DSPTMS320VC5410的工作主频为100MHz，内含8K×16位DARAM。FIFO芯片SN74V235的存储容量为2K×18bit(该系统中只用到2K×16bit)，读／写周期仅为7．5ns，完全能达到100MSPS采样速率的要求。20MSP

8、S～100MSPS采样速率为高速采集，只能一次采集、存满FIFO的2K数据，就要停止采集，待DSP读取这2K数据后再进行下一次采集；1MSPS～20MSPS为中速采集,可以边采集存储边读取数据，数据量不受限制[1]。某基于DT72V2113、DSP的高速数据采集系统中，硬件构成为：高速ADC、高速大容量数据缓冲、DSP和微机接口。