欢迎来到天天文库
浏览记录
ID:18264675
大小:83.50 KB
页数:8页
时间:2018-09-16
《逻辑综合中对关键路径处理方法的研究》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、逻辑综合中对关键路径处理方法的研究[作者:同济大学微电子中心夏有为林正浩
2、 转贴自:本站原创
3、 点击数:315
4、 更新时间:2005-8-19
5、 文章录入:admin]摘要:本文介绍了IC设计中逻辑综合的一般步骤及相关基本概念,并在此基础上以综合工具DesignCompiler为例,从基本电路单元、端口、边界和结构4个方面,着重阐述了对关键路径的处理方法。关键词:综合;DesignCompiler;关键路径 引言在IC设计流程中,逻辑综合是后端设计中很重要的一个环节。综合就是指使用综合工具(本文以DesignCo
6、mpiler为例),根据芯片制造商提供的基本电路单元库,将硬件描述语言描述的RTL级电路转换为电路网表的过程。主频是芯片性能的重要指标之一,如果希望关键路径的延迟满足芯片设计的周期时间,不但需要RTL代码描述满足要求,更要讲究综合中对关键路径的处理方法。loanapprovalandpostcreditapprovalofficer/atalllevelsinaccordancewithcreditapprovalrules,licensingandeventualexerciseofcreditdecisionpowe
7、rofpersonsorinstitutions.Reviewfindingsandreviewcomments,accordingtotheBank'scredit 图1常见的时序路径示意图loanapprovalandpostcreditapprovalofficer/atalllevelsinaccordancewithcreditapprovalrules,licensingandeventualexerciseofcreditdecisionpowerofpersonsorinstitutions.Re
8、viewfindingsandreviewcomments,accordingtotheBank'scredit图2边界转化示意图 图3structuring策略下某一逻辑的综合电路loanapprovalandpostcreditapprovalofficer/atalllevelsinaccordancewithcreditapprovalrules,licensingandeventualexerciseofcreditdecisionpowerofpersonsorinstitutions.Review
9、findingsandreviewcomments,accordingtotheBank'scredit图4flattening策略下同一逻辑的综合电路综合概述综合中的延迟及关键路径图1中给出了常见的两个寄存器R1和R2之间的时序路径。R1和R2分别具有延迟Tck-q和Tsetup,TM和TN分别是M和N逻辑具有的延迟。B对R1来说是输出端口,输出延迟为Tsetup+TN,而对R2是输入端口,输入延迟为Tck-q+TM,于是这条单周期路径的总延迟为Tck-q+TM+Tsetup+TN。loanapprovalandpos
10、tcreditapprovalofficer/atalllevelsinaccordancewithcreditapprovalrules,licensingandeventualexerciseofcreditdecisionpowerofpersonsorinstitutions.Reviewfindingsandreviewcomments,accordingtotheBank'scredit从延迟的角度来说,关键路径就是指那些总延迟大于相应周期时间的路径。消减关键路径的延迟要从消减路径中的各部分延迟入手,主要方法
11、就是利用综合工具对路径施加约束条件来限制优化,达到减小路径延迟的目的。综合的主要过程1.翻译:读入电路的RTL级描述,并将语言描述翻译成相应的功能块以及功能块之间的拓扑结构。这一过程的结果是在综合器内部生成电路的布尔函数表达式,不做任何逻辑重组和优化。2.优化:根据所施加的时序和面积约束,按照一定的算法对翻译结果进行逻辑重组和优化。3.映射:根据所施加的时序和面积约束,从目标工艺库中搜索符合条件的单元来构成实际电路的逻辑网表。一般的综合步骤如表1所示。从表1中可以看出,约束条件是综合过程的重要组成部分。综合正是通过设置约
12、束条件来优化设计,以达到设计要求的。对关键路径延迟的主要约束处理方法通过选择器件的处理方法从最直观的角度看,时序逻辑和组合逻辑都由基本的电路单元组成,因此,选择延迟小且不影响芯片性能的器件是既简易又高效的处理方法。例如,基本电路单元库中的DFFXL寄存器虽然面积较小,但它的延迟相关参数Tck-q、Tsetuploan
此文档下载收益归作者所有