dsp教案2(硬件结构)

dsp教案2(硬件结构)

ID:20962009

大小:697.00 KB

页数:30页

时间:2018-10-18

dsp教案2(硬件结构)_第1页
dsp教案2(硬件结构)_第2页
dsp教案2(硬件结构)_第3页
dsp教案2(硬件结构)_第4页
dsp教案2(硬件结构)_第5页
资源描述:

《dsp教案2(硬件结构)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第二章:‘C5000DSP硬件结构TMS320C54XX硬件结构特点★在这一章中,我们介绍:’C54X的结构特点多总线结构,三组16-bit数据总线和一组程序总线40-bit算术逻辑单元(ALU),包括一个40-bit的桶形移位器和两个独立的40-bit累加器17x17-bit并行乘法器,连接一个40-bit的专用加法器,’C54X的结构特点可用来进行非流水单周期乘/加(MAC)运算比较、选择和存储单元(CSSU)用于Viterbi运算器的加/比较选择指数编码器在一个周期里计算一个40-bit累加器值的指数值两个地址发生器中有八个辅助寄存器和两个辅助寄存器算术单元(ARAUS)’C

2、54X的结构特点数据总线具有总线保持特性C548,549,5402,5410等具有扩展寻址方式,最大可寻址扩展程序空间为8Mx16-bitC54X可访问的存储器空间最大可为192Kx16-bit(64K程序存储器,64K数据存储器和64KI/O存储器)支持单指令循环和块循环’C54X的结构特点存储块移动指令提供了更好的程序和数据管理支持32-bit长操作数指令,支持两个或三个操作数读指令,支持并行存储和并行装入的算术指令,支持条件存储指令及中断快速返回指令软件可编程等待状态发生器和可编程的存储单元转换’C54X的结构特点连接内部振荡器或外部时钟源的锁相环(PLL)发生器支持8-或1

3、6-bit传送的全双工串口时分多路(TDM)串口缓冲串口(BSP)McBSPs串口8/16-bit并行主机接口(HPI)一个16-bit定时器’C54X的结构特点外部I/O(XIO)关闭控制,禁止外部数据、地址和控制信号片内基于扫描的仿真逻辑,JTAG边界扫描逻辑(IEEE1149.1)单周期定点指令执行时间10-25nsTMS320C542功能框图TMS320C54x内部硬件框图程序总线(PB)传送从程序存储器来的指令代码和立即数。三组数据总线(CB,DB和EB)连接各种元器件,如CPU、数据地址产生逻辑、程序地址产生逻辑,片内外设和数据存储器。CB和DB总线传送从数据存储器读出

4、的操作数。EB总线传送写入到存储器中的数据。四组数据总线(PAB,CAB,DAB和EAB)传送执行指令所需要的地址。‘C54x的总线结构 (八组16-bit总线):辅助寄存器算术单元‘C54x通过使用两个辅助寄存器算术单元(ARAU0和ARAU1),每周期能产生两个数据存储器地址。PB总线能把存储在程序空间的数据操作数(如系数表)传送到乘法器和加法器中进行乘/累加运算,或者在数据移动指令(MVPD和READA)中传送到数据空间。这种能力再加上双操作数读的特性,支持单周期3操作数指令的执行,如FIRS指令。‘C54x还有一组寻址片内外设的片内双向总线,通过CPU接口中的总线交换器与D

5、B和EB相连接。对这组总线的访问,需要两个或更多的机器周期来进行读和写,具体所需周期数由片内外设的结构决定。‘C54x的算术逻辑单元(ALU):‘C54x/’LC54x使用40-bit的算术逻辑单元(ALU)和两个40-bit的累加器(ACCA和ACCB)来完成二进制补码的算术运算。同时ALU也能完成布尔运算。ALU可使用以下输入:16-bit的立数从数据存储器读出的16-bit字暂存器T中的16-bit值从数据存储器读出的两个16-bit字从数据存储器读出的一个32-bit字从其中一个累加器输出的40-bit值ALU能起两个16-bitALUs的作用,且在状态寄存器

6、ST1中的C16位置1时,可同时完成两个16-bit运算累加器:累加器ACCA和ACCB存放从ALU或乘法器/加法器单元输出的数据,累加器也能输出到ALU或乘法器/加法器中。ALU框图:桶形移位器‘C54x的桶形移位器有一个与累加器或数据存储器(CB,DB)相连接的40-bit输入,和一个与ALU或数据存储器(EB)相连接的40-bit输出。桶形移位器能把输入的数据进行0到31bits的左移和0到16bits的右移。所移的位数由ST1中的移位数域(ASM)或被指定作为移位数寄存器的暂存器(TREG)决定。乘法器/加法器单元乘法器/加法器与一个40-bit的累加器在一个单指令周期里完

7、成17x17-bit的二进制补码运算。乘法器/加法器单元由以下部分组成:乘法器,加法器,带符号/无符号输入控制,小数控制,零检测器,舍入器(二进制补码),溢出/饱和逻辑和暂存器(TREG)。乘法器有两个输入:一个是从TREG,数据存储器操作数,或一个累加器中选择;另一个则从程序存储器,数据存储器,一个累加器或立即数中选择。另外,乘法器和ALU在一个指令周期里共同执行乘/累加(MAC)运算且并行ALU运算。这个功能可用来确定欧几里德距离,以及完成复杂的DSP算法所需要的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。