fpga 控制实现图像系统视频图像采集

《fpga 控制实现图像系统视频图像采集》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、FPGA 控制实现图像系统视频图像采集1引言   通过对CMOS图像传感器输出的黑白电视信号进行视频采集,获得数字图像信号,实现数字图像的处理。该系统采用PC机和基于DSP的数字信号处理板(数字板)构成主从式成像系统。采用计算机作为主机,DSP作为辅助机的主从式结构。文章主要介绍系统的视频图像采集部分采用FPGA(现场可编程门阵列)进行逻辑控制实现视频图像采集的原理及实现。2系统组成及基本原理   一个完整的成像系统不但要具备图像信号的采集功能,能对图像进行实时显示,且要求完成图像信号的分析,处理

2、算法(如图像压缩、图像识别等)以及图像处理结果的反馈控制。通常这些算法的运算量大,同时又要满足实时显示的要求,因此采用高速DSP芯片作为数据核心处理单元。   另外,要求系统满足通用性的同时,针对不同的应用和不断出现的新处理方法,还要使系统便于功能的改进和扩展。为此,我们以PC机为主机,以TI公司的DSP(TMS320C6201)作为数字信号处理板的核心,用FPGA作为系统数据采集的控制部分,设计出实时图像处理系统。图1是基于DSP的实时图像系统的原理图。文章将详细阐述该系统数据采集部分的实现方法

3、。 图1　基于DSP的实时图像系统的原理图3 视频信号采集部分的实现原理3.1信号说明   黑白复合视频图像信号通常由图像信号、消隐信号以及同步信号共同组成。我们采用黑白电视信号作为模拟输入,以FPGA作为采集系统的控制单元进行逻辑控制实现采样。图2是复合视频图像信号波形, 图2　复合视频图像信号波形示意图   黑白电视信号说明如下:(1)扫描方式为隔行扫描;(2)每秒50场,场周期为20ms,每场312.5行,行周期为64μs;(3)黑白电视信号由图象信号,复合消隐脉冲,复合同步脉冲组成,场消隐

4、期宽度为25个行同期,场同步脉冲宽度为215个行周期,行消隐期宽度为12μs,行同步脉冲宽度为4.7μs。   由于系统采用逐场逐行采集电视信号,并且要求控制所采集的图像大小为128×128像素,因此必须对视频信号的同步信号进行分离,提取视频信号的同步信号,以便采集部分的实现。3.2　视频信号复合同步信号提取电路   我们采用视频同步分离器LM1881芯片来完成这一功能,LM1881可以从0.5～2V标准负极性NTSC制、PAL制或SECAM制视频信号中提取组合同步、场同步、奇偶场识别等信号,这些

5、信号都是进行图像数字采集所需要的同步信号,有了它们,才能确定在哪一场、哪一行。因此我们选用LM1881来获取复合同步信号。采用LM1881同步提取电路,能够十分方便地提取采集同步信号,且电路十分简单,该部分的电路图和信号波形如图3所示。其中Vin是标准视频信号,Hs为行同步信号,Vs为场同步信号,ODEV为奇偶场信号。 图3　LM1881复合同步信号提取电路及信号波形   图4是实际提取的视频同步信号波形,可以看出,我们采用LM1881可以获得很好的视频同步信号,为视频信号采集提供了好的控制信号。

6、 图4　视频同步信号波形图3.3　FPGA与DSP数据交换部分的工作原理及工作过程   由图1可以看出,DSP与FPGA中是采用一个双口RAM来实现数据交换的,双口RAM的容量为4K×32bit。双口RAM作为图像数据的中间存储区,图像采集部分由DSP负责启动控制及采集数据的读取。为了实现图像的实时采集与处理,应当使对图像信号的采集与外部对图像的读取能够同时进行,因而将4K的双口RAM划分成两块图像数据缓存区域,假设前2K为RAM-1,后2K为RAM-2。在系统工作的任一时刻,一块缓存用于图像的采

7、集,采集部分向该存储区写图像数据;另一块用于外部对图像数据的读取,DSP可以读取该存储区中的图像数据。   双缓存结构的一个重要特点在于DSP对存储区的数据操作是随着双口RAM存储地址来回切换的。当AD转换数据写满RAM-1时,FPGA会向DSP发出一个中断信号,此时,DSP读取RAM-1中的数据,同时,AD转换数据写入RAM-2,当RAM-2中的数据写满时,FPGA会向DSP发出一个中断信号,此时,DSP读取RAM-2中的数据,同时,AD转换数据写入RAM-1,如此交替,实现数据的写入与读取同时

8、进行。由于DSP读取双口RAM中数据的速度远远大于AD转换写入数据的速度,就允许采集与外部访问的同时进行,采用两块存储区操作的乒乓式切换,满足数据实时交换的要求。   系统的工作过程为:(1)DSP通过ENAD信号控制采集系统的运行,当ENAD=1,数据采集系统开始工作,数据通过AD不断地送入双口RAM,且双口RAM每隔2K发出一个中断,通知DSP读取前一段已完成转换的数据;(2)当ENAD=0,即系统停止工作,采集时钟为低电平,存储器片选均为低电平(片选为高电平有效),整个系统处