高速数据采集系统中高速缓存与海量缓存的实现

《高速数据采集系统中高速缓存与海量缓存的实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、高速数据采集系统中高速缓存与海量缓存的实现

2、第1　　图1中，SRAM选用IS61LV25616－10T，容量为256k×16bit，访问速度为10ns，使用两片即可构成256k×32bit的高速缓存。当一轮采样开始时，DSP发出触发信号给CPLD，后者对50MHz晶振时钟二分频后得到25MHz采样时钟提供给4路A／D转换器AD9225，同时对4路超声信号进行25MHz、12bit的A／D转换。转换结果分成两个完全一样的数据通道进行处理，每个数据通道处理两路A／D转换结果，每个数据通道包含一片FPGA（

3、现场可编程门阵列）、一片SRAM及其后的数据三态门等电路。FPGA可接收两路A／D转换结果并在其内部进行复用，以将其变成一路50MHz、12bit的数据流送入IS61LV25616缓存。FPGA完成数据通道复用的原理如图2所示。　　FPGA选用EP1K50，它的逻辑门数为5万门，内含10个EAB（嵌入阵列块）。每个EAB实际上是4kbit的RAM，可以用来构造FIFO、双口RAM等。本系统应用两块EAB构成了两个256×16bit的FIFO，因而可将两路A／D转换结果分别送入两个FIFO，然后在FPG

4、A的输出端将两个FIFO中的数据交替地读出写入IS61LV25616，每个FIFO每次读出128个采样数据。A／D转换器的输出为12位数据，而FPGA的片内FIFO和片外IS61LV25616的数据字宽都为16位。在存储、传送时，将高4位补0即可。两路A／D采样速度都为25MHz，复用后输出的速率为50MHz，这个速度对于IS61LV25616和EP1K50都是完全可以达到的。FPGA的作用除了构造FIFO以实现数据通道复用外，还可以作为协处理器由板上DSP控制来进行一些简单高效的数据预处理（如插值、

5、取平均、FIR滤波等）。同时可使用EDA工具MAX＋PLUSⅡ10．0来对EP1K50的逻辑算法进行设计、编译并仿真，然后下载到EP1K50中实现预定功能。　　除了FPGA外，系统还采用了一片CPLD（复杂可编程逻辑器件）来控制采样。前者主要用于数据通道对A／D采样结果进行缓冲复用以及预处理，后者则负责产生A／D采样时钟以及作为地址计数器产生地址并提供给两片IS61LV25616以便存入A／D采样结果等。CPLD不象FPGA那样能完成较复杂的逻辑功能和信号处理算法，但是它具有更高的速度，且管脚到管脚具

6、有固定一致的时延，因而在设计调试时容易获得简单可靠的定时关系，适于实现高速计数器、触发器、译码器等定时要求比较严格的场合。本系统使用MAX7128AE来控制采样，其可实现的功能如图3所示。　　MAX7128AE可用于实现两个18位地址计数器，它具有地址总线开关切换功能，在A／D采样期间能以25MHz的频率进行地址计数以作为高速缓存的地址线。当一轮A／D采样结束后，系统可将高速缓存的地址总线切换到DSP的地址总线，然后由DSP读取高速缓存中的A／D转换结果并进行处理。高速缓存IS61LV25616的数据

7、总线一方面连到FPGA以便在采样期间接受复用的A／D转换结果；一方面则通过三态门连到DSP的数据总线以便在采样结束后由DSP读取采样数据。500)this.style.ouseg(this)">500)this.style.ouseg(this)">3海量缓存的设计实现　　本系统使用了两片256k×16bit容量的SRAM作为高速缓存，系统中的4个通道可同时存储每通道128k点采样数据。在25MHz的采样频率下，一次可采集存储5ms多的波形数据。对于超声信号的单次发射／接收来说，这种采样时间长度已经足

8、够了，但是对于多批次采样数据的存储就比较困难了。若要通过PCI总线、USB接口等快速通讯方式将采样数据传到主机进行处理或存入硬盘，则应满足实时传输采样数据所需要的巨大总线带宽。以25MHz、12bit采样精度为例，4个通道同时采样将产生150MB／s的数据流，这对于任何总线来说都难以做到。解决的办法是在数据采集板上采用DSP对采集的数据进行预处理，以使处理后的数据量大大减少，然后再上传给主机以减轻总线传输压力和主机处理负担，从而避免数据通讯瓶颈。这种由板上DSP执行计算密集型任务并由上位主机进行调度管

9、理的分布式处理机制可广泛用于许多高速数据采集与处理系统中。而为板上DSP配备大容量内存来作为它的程序和数据存储器是十分必要的。考虑到本系统所用DSP的结构特点和大容量采样数据的存储需要，笔者选用SDRAM作为板上海量内存。　　系统中的DSP为AnalogDevices公司的ADSP－21065L，这是一款性价比很高的32位浮点DSP。其峰值浮点运算速度为180MFLOPS，片内带有68kB的RAM，可用于程序或数据内存，片外数据总线为32位，片外地址总线