数字钟实习报告材料 

数字钟实习报告材料 

ID:22786844

大小:618.00 KB

页数:16页

时间:2018-10-31

数字钟实习报告材料 _第1页
数字钟实习报告材料 _第2页
数字钟实习报告材料 _第3页
数字钟实习报告材料 _第4页
数字钟实习报告材料 _第5页
资源描述:

《数字钟实习报告材料 》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、1.电路原理与设计概论方案的论证和选择数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站,码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表,钟表的数字化给人们生产生活带来了极大的方便,而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。本数字钟能清晰地显示时、分、秒之间的相互变化

2、,并具有整点报时和手动较时的功能,主要用于一般的生活计时,计时精度高。整个系统集成化程度高,电路结构相对简单,模块化明显,是提高课堂学习效果的一个很好实例。数字钟的制作能将所学的数字电子技术很好地应用于实际制作当中。因此,研究数字钟及扩大其应用,有着非常现实的意义。TTL芯片的选择采用74LS系列的芯片为核心,虽然结构简单,但通俗易懂,不像单片机系统的复杂内部结构。既能更好的了解数字钟的工作原理,也是广大初学者的首选芯片之一。ØCMOS是场效应管构成(单极性电路),TTL为双极晶体管构成(双极性电路)ØCOMS的逻辑电平范围比较大(5~15V),TT

3、L只能在5V下工作CMOS的高低电平之间相差比较大、抗干扰性强,TTL则相差小,抗干扰能力ØCMOS功耗很小,TTL功耗较大(1~5mA/门)CMOS的工作频率较TTL略低,但是高速CMOS速度与TTL差不多相当ØCMOS的噪声容限比TTL噪声容限大Ø通常以为TTL门的速度高于“CMOS门电路。ØTTL电路是电流控制器件,而coms电路是电压控制器件。模块方案的选择本次设计以数字电子钟为主,实现对时、分、秒数字显示的计时装置,周期为12小时,显示满刻度为12时59分59秒,并具有校时功能数字电子钟。电路主要采用中74LS系列集成电路.本系统的设计电路

4、由脉冲逻辑电路模块、时钟脉冲模块、电源模块、时钟译码显示电路模块、校时模块等几部分组成。采用低功耗的74LS系列芯片及七段码显示器,发生器使用555振荡器、分频器74LS90将标准秒信号送入“秒计数器”。秒计数器由74LS90、74LS92芯片来实现,分别组成两个六十进制(秒、分)的计数器;时计数器由74LS191、74LS74芯片来实现,校时电路用来对“时”、“分”、“秒”显示数字进行调整的;译码显示电路选用4-7译码器/驱动器74LS48构成,再经过六个LED七段显示器显示出来。-15-电路的设计方案(原理方框图)如图1.1所示:特别值得一提的是

5、,本次设计借助了Protel,Multisim(EDA),Proteus(电路仿真软件),很大程度上提高了本次设计效率,在构建硬件之前我就对电路进行了仿真,确认上述设计方案是可行的。1.2电路原理及其分析如图1.1所示,数字钟电路电路系统由主体电路和扩展电路两大部分组成。其中,主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。该系统的工作原理是:振荡器产生的稳定高频脉冲信号,作为数字钟的时间基准,再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位,分计数计满60后向小时计数器进位,小时计数器按照“12翻1”规律计数。计数器输出经译码

6、器送显示器。计时出现误差时可以用校时电路进行较时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。本次设计的是一个多功能数字钟,以数字形式显示时,分,秒的时间,具有有手动校时和较分的基本功能,此外在主体电路运行正常的情况下我还对电路进行了功能扩展,使其具有了仿电台正点报时功能。仿广播电台正点报时电路在每小时的最后50秒开始报时(奇数秒时)直至下一小时开始,其中前4响为低音,最后一响为高音。分别为51秒,53秒,55秒,57秒发低音,第59秒发高音,高音低音均持续1秒。数字钟主体电路图-15-图1.2数字主体电路逻辑图2.主体电路的

7、设计与装调振荡器的设计-15-振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟的准确程度。通常选用石英晶体构成振荡器电路。一般来说,振荡的频率越高,计时精度越高。如果精度要求不高则可以采用由集成逻辑门与R、C组成的时钟源振荡器或集成电路计时器555与R、C组成的多谐振荡器,电路参数如图2所示.接通电源后,电容C1被充电,当Vc上升到2Vcc/3时,使vo为低电平,同时放电三极管T导通,此时电容C1通过R2和T放电,Vc下降。当Vc下降到Vcc/3时,vo翻转为高电平。电容C1放电所需时间为tpL=R2ln2≈0.7R2C1当放电结束时,

8、T截止,Vcc将通过R1、R2向电容器C1充电,一;Vc由Vcc/3上升到2Vcc/3所需的时间为tpH=(

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。