音乐流水灯报告

《音乐流水灯报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、1.绪论1.1EDA简介EDA是电子设计自动化（ElectronicDesignAutomation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而來的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效

2、率和可操作性，减轻了设计者的劳动强度。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出1C版阁或PCB版阁的整个过程的计算机上H动处理完成。现在对EDA的概念或范畴用得很宽。包括在机械、电了、通信、航空航天、化工、矿产、生物等各个领域，都冇的应用。1.2硬件描述语VHDL硬件描述语言（HDL）是一种用于设计硬件电子系统的汁算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它

3、更适合大规模系统的设计。例如一个32位的加法器，利用图形输入软件需要输人500至1000个门，而利用VHDL语言只需要书写一行“A=B+C”即可。而且VHDL语言可读性强，易于修改和发现错误。早期的硬件描述语言，如ABEL、HDL、AHDL,由不同的EDA厂商开发，互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上不足，1985年美WW防部I卜:式推出了高速集成电路硬件描述语言VHDL,1987年IEEE采纳VHDL为硬件描述语言标准（IEEE-STD-1076）。VHDL是-种全方位的硬件

4、描述语言，包括系统行为级。寄存器传输级和逻辑门多个设计M次，支持结构、数据流和行为三种描述形式的混合描述，因此VHDL几乎覆盖了以往各种硬件俄语言的功能，整个自顶叫下或由下叫上的电路设计过程都可以用VHDL来完成。VHDL还具有以下优点：(1)VHDL的宽范围描述能力使它成为高层进设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，血花较少的精力于物理实现。(2)VHDL可以用简洁明确的代码描述來进行复杂控制逻辑设计，灵活且方便，而11也便于设计结果的交流、保存和重用。(3)VHDL的设计不依赖于特定的

5、器件，方便了工艺的转换。(4)VHDL是一个标准语言，为众多的EDA厂商支持，因此移植性好。美凼于1981年提出了一种新的、标准化的HDL,称之为VHSIC(VeryHighSpeedIntegratedCircuit)HardwareDescriptionLanguage,简称VHDL。这是一种用形式化方法來描述数字电路和设计数字逻辑系统的语言。设计者可以利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具进行仿真，冉自动综合到门电路，最后用PLD实现其功能。FPGA/CPLD电路设计的一般流程：通常可

6、将设计流程归纳为以卜*7个步骤。第1步：设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初，Verilog、VHDL、AHDL等硬件描述语言的输入方法得到了广大工程设计人员的认可。第2步：前仿真。所设计的电路必须在布局布线前验证，目的主要是在仿真时，验证电路功能是否宥效。在ASIC设计中，这一步骤称为第一次Sign—off.第3步：设计输入编译。设计输入之后就冇一个从高层次系统行为设计叫低层次门级逻辑电路的转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为底层软件能够

7、识别的某种数据格式(网表)，以求达到与其工艺无关。第4步：设计输入的优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果替代一些复杂的单元，并与指定的库映射生成新的网表，这是硬件描述语言输入方式中减小电路规模的一条必由之路。第5步：布局布线。当初步的仿真被验证后，就开始布局布线。这一步可相对规划出ASIC和FPGA/CPLD设计。第6步：后仿真。设计人员需要利用在布局线中获得的更精确的RC参数再次验证电路的功能和吋序。在ASIC设计中，这一步骤称为第二次Sign—off。第7步：流片。在

8、布局布线和后仿真完成之后，当需要大批量生产该芯片吋，就可以开始ASIC芯片的投产。1.3软件介绍QuartusII是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL(AlteraHardwareDescriptionLanguage)等多种设计输入形式，内嵌自冇的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流