基于verilog的spi设计

《基于verilog的spi设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、武汉理工大学本科学生毕业设计（论文）幵题报告基于FPGA的SPI串行外围接口接口设计1、目的和意义及发展现状SPI是英文SerialPeripheralInterface的缩写，屮文意思是串行外围设备接口，SPI是Motorola公句推出的一种同步申行通讯方式，是一种三线同步总线，它是一种常用的标准接口，由于其使用简单方便且节右系统资源，很多芯片都支持该接口，SPI接口主要应用在EEPROM,FLASH,实时时钟，AD转换器，还冇数字信号处理器和数字信号解码器之间等等。当然，串口通信还冇其他的接口

2、方式,sn接口和UART相比，多了一条同步时钟线，上而UART的缺点也就是它的优点了，对通信双方的时序要求不严格不同设备之间可以很容易结合，而且通信速度非常快。一般用在产品IA）部元件之间的高速数据通信上而，如大容量存储器等。这就凸现SPI的好处。SPI接口的扩展有硬件和软件两种方法，软件模拟SPI接口方法过然简单方便，但是速度受到限制，在高速且H益复杂的数字系统屮，这种方法显然无法满足系统耍求,所以采用硬件的方法实现最为切实可行。这使得与SPI有关的软件就相当简单，使CPU冇更多的时间处理其他事

3、务。当前，基于主从处理器结构的系统架构已经成为一种主流（如DSP+FPGA,MCU+FPGA等），FPGA是在ASIC的基础发展出来的，它克服了专用ASIC不够灵活的缺点。与其他屮小规模集成电路相比，其优点主要在于它冇很强的灵活性，即其IA）部的具体逻辑功能可以根据需耍配置，对电路的修改和维护很方便。目前，FPGA的容量已经跨过了百万门级，使得FPGA成为解决系统级设计的重要选择方案之一。在这种架构下，应用fpga来构建sn通信接口是切实可行的。参考文献：[1]孙丰军，余春暄.SPI串行总线接口的

4、Veri1og实现.北京工业大学电子信息与控制工程学院北京10002.[2]刘福奇，刘波.VerilogHDL应用程序.电子工业出版社，2009.10[3]顾卫刚.串行外围接口.陕西：西安交通大学，2004.[4]徐洋等.基于VerilogHDL的FPGA设计与工程应用.人民邮电出版社.2009[5]K.Babulu,K.SoundaraRajan.FPGAIMPLEMENTATIONOFSPITRANSCEIVERMACROCELLINTERFACEWITHSPISPECIFICATIONS.J

5、NTUColleageoffEngineering,2008.2、基本内容和技术方案2.1、研究的基本内容（1）熟悉通信及通信接口和关方面的知识，学习并掌握SPI通信接口的结构，协议及原理。（2）熟悉VERILOG语言及其开发环境ISE,使用该语言进行数字电路（FPGA）设计，慢慢深入VERILOG语言。（3）设计流程图，状态图，并一步步用Verilog语言实现仿真验证I接口串口通信。（4）采用实验板或自行设计电路进行调试，并采用相关仪器验证。（5）系统整体调试、优化，或就某一部分进行优化并做深入

6、的研究与扩展。2.2、技术方案（1）硬件设计模型硬件实现主要是基于PLD的CPLD,FPGA巾实现。如FPGA是在ASIC的基础发展岀来的，它克服了专用ASIC不够灵活的缺点。与其他巾小规模集成电路相比，其优点主要在于它有很强的灵活性，即其内部微处理器的具体逻辑功f量已经跨过了1这种架构下，I、式：SPI接口作为主机与从机的通讯接口，主要完成以下工作：①SPI将从主机接收到的8位的并行数据，转换为从机所能接收的串行数据，并将该数据根据sn协议送给从机。②主机产生从机所需的时钟信号SCLK,片选信号

7、CS。③接收从从机传冋的读信号和串行数据，并将其转换为并行数据。（2）系统实现方案用FPGA实现SPI串行外围接口是一个比较复杂的系统较大的系统没有科学的设计方法就很难保证不出错，并很难言简意赅的清晰思路完成方案。此方案采用了状态机来设计，本项目的研究主要采用理论分析、逻辑推理、试验调试等方法。针对状态机，其主要有以下特点：1）有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。2）状态机的结构模式和对简单。3）状态机容易构成性能良好的同步时序逻辑模块。4）状态机的VerilogHDL表述丰富

8、多样。5）在高速运算和控制方面，状态机更有其巨大的优势。6）就可靠性而言，状态机的优势也是十分明显的。基于以上特点，用状态机的方法描述SPI通信过程简单方便并可靠，基于状态机，SPI通信接口的状态大致转移图如下所示：首先是SPI接口在等待状态，当检测到发送指令时触发信号进入发送状态，在系统指令下检测到写信号时进入发送数据状态，然后一位位发送数据，当检测到读信号时，进入读状态，当检测到发送接收都完毕时，进入发送接收完毕状态，再转向等待状态。（3）关键技术的实现①时序问题将总线控制信号