集成电路兼容联合测试系统研究.doc

集成电路兼容联合测试系统研究.doc

ID:24630759

大小:67.00 KB

页数:3页

时间:2018-11-14

集成电路兼容联合测试系统研究.doc_第1页
集成电路兼容联合测试系统研究.doc_第2页
集成电路兼容联合测试系统研究.doc_第3页
资源描述:

《集成电路兼容联合测试系统研究.doc》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、集成电路兼容联合测试系统研究沈冬梅南京恒电虽子有限公司摘要:木文介绍了一种针对集成电路产品进行品质检验的测试系统。该测试系统包括待测装置、联合测试(JTAG)接UI,以及扫描链电路。扫描链电路包含多个扫描链,且耦接至待测装置以及联合测试接门,其屮每一扫描链包括多个扫描D型触发器。电子装置耦接联合测试行动小接口,以对待测装置进行测试。该方法适用性强,结果可靠。关键词:集成电路;测试;兼容联合;系统;作者简介:沈冬梅(1985-),女,江苏徐州人,本科,助理工程师,从事微波射频方面的研宄。1引言在集成电路(TC))制造工艺里,皆存在着去伪存真的需要,所以需要使用

2、集成电路自动测试系统(AutomaticTestSystem)检测集成电路功能的完整性,筛选残次品,防止进入下道工序,确保集成电路生产制造品质,减少冗余的制造费用[1]。集成电路自动测试系统的功能之一是进行扫描测试(Scantesting),扫描测试是一种在集成电路上配置扫描链(scanchain)检测集成电路内部逻辑关系的测试方法,例如检测集成电路A部是否存在短路、开路、延迟等。然而,集成电路自动测试系统极其复杂昂贵且需耍在阀定场地与测试环境使用专用计算机,因此在需要进行扫描测试的待测集成电路较多的情况下,影响集成电路设计生产周期M,因此需要开发一种能够兼

3、容但不完全依赖集成电路自动测试系统的扫描测试功能的另一扫描测试系统。2测试方法有鉴于上述问题,开发一种兼容联合测试(JTAG)接口进行集成电路扫描测试的测试系统显得非常有必要。该测试系统可以兼容联合测试模式和集成电路自动测试模式,该测试系统包括处理器,接口转换器,以及电路板,其中处理器通过接U转换器与电路板实现数据交换。该电路板包括联合测试接U,集成电路自动测试系统接口,第一寄存链电路,第二寄存链电路,待测集成电路;以及扫描链电路。2.1联合测试当该测试系统处于联合测试模式,电路板包括的第一寄存链电路选择来自联合测试接U的数据,输出至上述扫描链电路和上述待测

4、集成电路,以及电路板伍括的第二寄存链电路,也将自扫描链电路获得的测试数据向联合测试接门输出。2.2自动扫描测试当该测试系统处于集成电路自动测试模式,该第一寄存链电路选择从集成电路自动测试系统接口接收数据,输出至上述扫描链电路和上述待测集成电路,以及第二寄存链电路也向集成电路自动测试系统接1_1输出第二数据。2.3结果判断(1)当处理器接收扫描测试结果,判断待测集成电路内部是否有故障点,当处理器判断待测集成电路没有故障点,判断待测集成电路为合格电路。(2)当处理器判断待测集成电路有故障点,判断待测集成电路为故障电路,处理器根据扫描测试结果溯源至待测集成电路,牛

5、.成一模型,并标注故障点位置,以便用户决定是否修理。3系统搭建处理器通过接口转换器连接于电路板,向JTAG接口写入数据Data,JTAG接口分别连接至第一寄存链电路以及第二寄存链电路,向第一寄存链电路输出数据TDI,并自第二寄存链电路读取数据TDO。第一寄存链电路连接于待测集成电路,向待测集成电路输出模式控制信号MCtr,该模式控制信号MCtr用于控制待测集成电路在需要的模式下。第一寄存链电路连接于扫描链电路,向扫描链电路输出时钟信号Gclk和初始化信号Rsto该第一寄存链电路还连接于第二寄存链电路,向第二寄存链电路灌入数据TDI促使第二寄存链电路输出信号T

6、D0。扫描链电路分别连接于待测集成电路,第二寄存链电路,以及第一寄存链电路。扫描链电路接收第一寄存链电路传过来的数据,在第一寄存链电路传过来的数据催动下读取待测集成电路内部逻辑关系,并将测试结果SDatal-SDataM输出至第二JTAG寄存链电路。此吋,第一寄存链电路向第二寄存链电路灌入数据TD1促使第二寄存链电路不断输出测试结果TD0至JTAG接口。对待测集成电路进行扫描测试时,处理器通过接口转换器向JTAG接口传送的数据Data包括了测试模式选择信号TMS、测试时钟信号TCK、测试重置信号TRST,以及测试数据输入信号TDI。JTAG接门接收数据Dat

7、a,并将数据Data屮的测试数据输入信号TDI分配至第一寄存链电路,输入信号TDI内还包含了模式控制信号MCtr、时钟信号Gclk和初始化信号Rst,对待测集成电路以及扫描链电路进行设置及初始化。输入信号TDT内还包含了其他数据,催动扫描链电路读取待测集成电路的A部逻辑关系,并向第二JTAG寄存链电路传输扫描测试结果SDatal-SDataM。第二JTAG寄存链电路将扫描测试结果SDatal-SDataM顺序排列,并输出信号TDO至JTAG接口,在JTAG接口内部处理成最终输出信号TDOL,该最终输出信号TDOL再通过接U传至处理器。4小结综上,本文所提出的

8、测试系统,兼有ATE测试与JTAG测试两种模式,适应

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。