基于fpga的电子式互感器合并单元研制

《基于fpga的电子式互感器合并单元研制》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于FPGA的电子式互感器合并单元研制徐宇宝，张晓东（皖西学院机电学院，安徽六安237012）摘要：目前，我国电力事业取得了较好的发展，电力系统的得到进一步提升，电压的级别也越来越高，传统的电子磁式互感器存在较多的问题，无法适应先进社会的发展需求.因此，人们正在致力于基于电子计算机技术和光点传感技术的电子式互感器的研究.大多数研究者正在致力于基于现场可编辑逻辑门阵列（FPGA）的电子式互感器合并单元的研究，和以往的电子互感器相比，其具有更多的优点.本文就电子式互感器的相关概念进行的分析，并对合并单元的概念进行研究，探讨基于FPGA的电子式互感器合并单元的硬件和软件设计情况，以便为电子式互感器

2、合并单元的设计提供有利的依据..jyqks.当测量的脉冲在10μs以下，脉冲间隔就会随之变小，其范围会在500m以内.这时就可以认为同步信号1输入异常.当合并单元在准确接收到同步信号1的时候发生中断现象，就需要向高压侧数据采集器的各路A/D发送同步信号2，高压侧的各种数据采集器在确认收到同步信号2的时候，才可以向河中转换器发送采样的指令，这样一来，可以有效的避免干扰脉冲对同步采样的负面影响.如果在确认1号信息的时候，1号信息通常由于受到各种因素的影响，而导致信号的失踪或者信号受到干扰等，这时候合并单元就会向其他设备中的数据采集器发送1号信息丢失或者干扰的指令，对同步信号1进行实时跟踪.当信号

3、1恢复正常就应及时发送信号标志.3.3数据帧发送模块数据帧发送模块是合并单元软件设计中的重要组成部分，其主要分为两个子模块，分别为采样数据控制模块和网络驱动模块.其中前者主要是针对上一模块处理之后的采样数据进行相关的处理后，通过各种方式使得多种应用服务数据单元合并成为一个系统的、有效的整体，并通过基本的编码程序进行编码，并将各种数据的做好标识，并将其中的长度和数值的格式进行编码.当编码完成后就需要将数据单元按照相应的数据帧进行打包处理，从而将采集到的数据发送到以太网上.另外，网络驱动模块主要功能是驱动以太网通讯控制芯片，并将数据包发送到以太网上.驱动操作主要是通过verilogHDL语言的有

4、限元状态机对LAN92巧进行寄存器操作[6].4基于FPGA的电子式互感器合并单元的硬件设计4.1基于FPGA的电子式互感器合并单元的整体硬件设计本文主要是以SOPC类型可编程片上系统的思想为前提基础，通过使用某种开发工具完成硬件系统的设计.其中硬件的设计需要符合相关的硬件描述语言开发流程和相关规则，同时还需要按照硬件系统中需求的性能和作用适当的使用IP，在嵌入NIOSII核的EP2C8Q208C8中必须要成功的实现合并单元中的各种功能要求，并根据系统中的各种要求和规定，将现代的先进技术引进到接口中，从而使得硬件的设计可以进行相关的分类研究，可以将其分为信息的产生、数据的传送、SPI数据结构

5、接受等几个方面的内容.合并单元的硬件整体结构如图3所示.4.2数据输出接口的硬件设计本文主要是基于IEC61850的通讯要求，对数据的输出接口进行相关的设计研究，在设计的号死后选择使用网卡接口芯片来完成数据传输和以太网的连接工作.首先，CS8900A的特点和工作原理.CS8900A是一种高集成度的以太网控制器，其主要特点有：（1）符合以太网的标准，并带有ISA接口.（2）比较适合运用在I/O操作模式中，主要有存储器和DMA这两中操作模式.（3）支持各种接口，可以自行进行检验和相关的处理工作.（4）其最大的电流消耗为55mA.在发送数据帧的过程中需要添加以太网帧头，自动生成CRC的校验码后，将

6、这个数据帧发送到以太网上，并进行解码，消除帧头和地址后将其缓存在片内.其次，数据输出的电路设计.CS8900A系统的默认模式为I/O模式，在嵌入式的系统中应用范围比较大[7].CS8900A系统通过了八位和十六位的数据宽度，本文采用的是十六位的数据宽度，具有十六根数据线，三根地质总线.5总结通过对电子式互感器和合并单元的相关概念进行分析研究，电子式互感器具有较高的安全性，在未来的互感器发展中将会发挥出更大的优势.本文从基于FPGA的电子式互感器合并单元的软件设计和硬件设计两个方面进行探讨，阐述了实现合并单元功能的措施和方法.电子式互感器是一种高科技产品，目前电子式互感器还处于初步发展阶段，还

7、需要通过相关研究者的不断研究和改进，使得电子式互感器合并单元更加适应现代化电力系统的发展...