dsp处理器中数据cache的设计和验证

dsp处理器中数据cache的设计和验证

ID:26919677

大小:3.42 MB

页数:69页

时间:2018-11-30

dsp处理器中数据cache的设计和验证_第1页
dsp处理器中数据cache的设计和验证_第2页
dsp处理器中数据cache的设计和验证_第3页
dsp处理器中数据cache的设计和验证_第4页
dsp处理器中数据cache的设计和验证_第5页
dsp处理器中数据cache的设计和验证_第6页
dsp处理器中数据cache的设计和验证_第7页
dsp处理器中数据cache的设计和验证_第8页
dsp处理器中数据cache的设计和验证_第9页
dsp处理器中数据cache的设计和验证_第10页
资源描述:

《dsp处理器中数据cache的设计和验证》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、代号10701学号1078490698分类号TN4密级公开题(中、英文)目DSP处理器中数据Cache的设计和验证DesignandVerificationoftheDSPProcessorDataCache作者姓名袁潇指导教师姓名、职务胡辉勇教授学科门类工学学科、专业软件工程提交论文日期二○一三年一月西安电子科技大学学位论文独创性声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大

2、学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处,本人承担一切法律责任。本人签名:日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内容,可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证,毕业后结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。(保

3、密的论文在解密后遵守此规定)本学位论文属于保密,在年解密后适用本授权书。本人签名:导师签名:日期:日期:摘要I摘要Cache能够提高DSP处理器对外部存储器的存取速度,提高DSP的性能。不过,由于Cache面积大,访问频率高,是DSP芯片的主要功耗来源。设计高性能低功耗的Cache,对于提高DSP芯片的整体性能有着十分重大的意义,是目前DSP设计中的热点问题。本文设计了一种高性能低功耗的数据Cache。这种Cache是通过增加具备重装功能的LineBuffer来减少处理器对Cache的访问频率,从而降低Cache功耗。论文首先根据应用需求确定了Cache的参数指标,进行

4、了系统架构设计,在此基础上,使用硬件描述语言VHDL对数据Cache模块进行了自顶向下的设计实现,最后使用Synopsis公司的VCS软件对本文设计的Cache进行了模拟仿真,结果表明:数据Cache的存在使得系统发生缺失时,能在6个时钟周期内完成将片外存储器中数据送入DSP处理器,并在20个周期内完成CacheLine的替换,整个数据Cache的设计结果实现预期功能,满足路径延时要求,可极大提高DSP性能。通过FFT,AC3,FIR三种基准程序测试表明,LineBuffer可以降低35%的Cache访问频率,明显降低了数据Cache功耗。目前该数据Cache已经投入使

5、用,并能保证其整体功耗在0.5mW/MIPS内。关键词:DSP数据Cache重装控制LineBuffer低功耗设计IIDSP处理器中数据Cache的设计和验证AbstractIAbstractCachecanspeeduptheaccesstomemoryfromDSPprocessorandenhanceDSPperformanceatthesametime.However,itisregardedthatcacheisthemainsourceofpowerconsumptionofthewholeprocessorjustbecauseofitslargearea

6、andhighaccessfrequency.Thus,toenhancetheperformanceofthewholeDSPprocessor,itisofgreatsignificancetodesignakindofcachethatisofhighperformanceandlowpower.Nowadays,ithasbecomeahotissuetodesignsuchkindofcache.Thisthesisexpoundsadatacachewithhighperformanceandlowpowerconsumption.Thiskindofcac

7、hecontainsalinebuffertoreducetheaccessfrequencyfromtheCPUtocache,soastodecreasethepowerconsumption.Accordingtothebasicparameter,thisthesisdescribesthesystemarchitectureofdatacache,anddesignsthecacheintop-downstylewithVHDLlanguage.ThesoftwareVCSofSynopsisCompanyisusedtomak

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。