原理图输入设计方法

原理图输入设计方法

ID:27209340

大小:1.26 MB

页数:40页

时间:2018-12-01

原理图输入设计方法_第1页
原理图输入设计方法_第2页
原理图输入设计方法_第3页
原理图输入设计方法_第4页
原理图输入设计方法_第5页
资源描述:

《原理图输入设计方法》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第4章原理图输入设计方法4.1MAX+plusII原理图输入功能1、支持多层次设计2、可时序仿真(0.1ns),能发现可能的竞争冒险现象3、能将设计中所有电路和测试文件存储入档4、可编程下载,进行硬件验证注:除原理图输入,其他流程与文本输入(VHDL)相同优点:设计者不需具备编程技术、硬件语言,只要会画原理图即可入门。4.2MAX+plusII元件库基本逻辑元件库PRIM:宏功能元件MF:与非门、非门、D触发器等74系列器件LPM:兆功能块(类似IP核)本章通过1位全加器的设计介绍:4.31位全加器设计原理图输入的设计步骤、元件库的调用、原理图的设计

2、方法、多层次设计方法/元件的包装与调用1位全加器的含义:A+B+CY=SO…CO如:1+1+1=1…1方法1:直接列出真值表,用卡诺图化简得到逻辑表达式,从而画出电路图。ABCSOCO0000000110010100110110010101011100111111SO=ABC+ABC+ABC+ABCCO=BC+AB+AC1位半加器电路构成:A+B=SO+CO输入输出ABSOCO0000011010101101方法2:设计1位半加器,再组合成需要的全加器SO=AB+ABCO=AB目的:了解多层次的设计方法原理图设计步骤步骤1:在WINDOWS下为本项工

3、程设计建立文件夹。如E:MY_PRJ注意:文件夹名不能用中文,且不可带空格。此文件夹将被EDA默认为工作库worklibrary步骤2:启动MaxplusII步骤3:输入设计项目和存盘选择原理图编辑器1、新建一个设计文件FILE/NEW2、调入元件在空白处点击鼠标右键在空白处点击鼠标右键,弹出窗口中选择“EnterSymbol”PRIM基本硬件库MF宏功能库LPM库选择元件库也可在这里输入元件名,如2输入与门AND2,输出引脚:OUTPUT等库中的元件自动显示将所需元件全部调入原理图编辑窗非门:NOT2输入与门:AND2同或门:XNOR输入引脚:I

4、NPUT输出引脚:OUTPUT3、连接原理图将调进来的元件连接成半加器连线工具:(连接/断开、拖拉元件连线是否保持连接)箭头(选取)A(输入文字)折线直线曲线圆放大缩小全图橡皮筋功能技巧删除连线/元件:点击或用箭头或拖拉选中,再按DELETE键给I/O脚改名:双击PINNAME/改名将连接好的原理图存盘点击保存注意,要存在自己建立的文件夹中文件名取为:h_adder.gdf步骤4:将设计项目设置成工程文件(PROJECT)FILEPROJECT将工程设置成当前的文件如果文件没打开或不是最顶层,应用NAME注意指向的路径、文件改变了步骤5:选择目标器件

5、并编译ASSIGNDEVICE选择器件系列:ACEX1K系列根据实验箱上的元件型号选择,选EP1K30TC144-3注意,要消去ShowonlyFastestSpeedGrades的勾,使所有速度级别的器件都能显示出来步骤6:编译compilerMAX+plusII选择编译器编译窗编译START前消去quartusfit项消去Quartus适配操作FitterSettings消去这里的勾Processing按编译窗口的start注意错误报告和信息窗口Message只有Timingcharacteristic…可忽略(1)建立波形文件。为仿真测试新建一

6、个文件File/New选择波形编辑器文件步骤7:时序仿真信号名取样点的值取样点(2)输入信号节点从SNF文件中输入设计文件的信号节点NODEENTERNODEFROMSNF点击“LIST”SNF文件中的信号节点选取OK(3)在Options菜单中消去网格对齐SnaptoGrid的选择(消去对勾)OPTIONSNAPTOGRID(4)设定仿真时间。FILEENDTIME60us(5)编辑输入信号波形用鼠标拖拉选定区域,再用工具条设高低电平放大/缩小0/1任意/高阻时钟信号(6)波形文件存盘。(7)运行仿真器。(8)观察分析半加器仿真波形。(9)为了精确

7、测量半加器输入与输出波形间的延时量,可打开时序分析器.I/O延时时间(10)包装元件入库。选择菜单“File”→“Open”,在“Open”对话框中选择原理图编辑文件选项“GraphicEditorFiles”,然后选择h_adder.gdf,重新打开半加器设计文件,然后选择如图4-5中“File”菜单的“CreateDefaultSymbol”项,将当前文件变成了一个包装好的单一元件(Symbol),并被放置在工程路径指定的目录中以备后用。步骤8:引脚锁定方法1:手工输入(不好用)再编译一次,将引脚信息编译进去引脚对应情况半加器信号目标器件EP1K

8、30TC144引脚号a27b26co39so38步骤9:编程下载(1)下载方式设定在编程窗打开的情况下选择下

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。