DSP实现EAS扫频信号源设计.doc

《DSP实现EAS扫频信号源设计.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、DSP实现EAS扫频信号源设计，是目前超市普遍使用的安检防窃设备。其原理是由发射电路产生7.8MHz~8.8MHz的扫频信号，该信号由近场天线发射，当天线附近有标签存在时(标签为高Q值的LC振荡回路，谐振中心频率为7.8MHz)，标签发出谐振电磁波信号，该信号被EAS接收天线接收，经解调、放大和数字化处理后，最终发出报警信息。传统的扫频信号发生电路由于分立元件参数的一致性差，振荡频率难以精确控制，频率变化的线性度、扫频宽度等诸多指标也受到元件性能的严格约束。笔者采用AD公司的AD9834型DDS实现扫频信号合

2、成，同时，考虑到信号的高速频率变化特点，需使用数字信号处理器(DSP)对AD9834进行控制。笔者采用TI公司的TMS320VC5410型数字信号处理器(以下简称C5410)。下面介绍这些器件的特点及电路实现方法。2TMS320VC5410和AD9834简介　　本设计要求C5410通过多通道缓冲串行口向AD9834发送命令和数据，由AD9834产生EAS系统需要的扫频信号。C5410是TI公司生产的新一代低功耗TMS320C5000系列定点数字信号处理器，它有3个高速、全双工、多通道缓冲串行口(McBSP)，

3、每个串行口可以支持128个通道，速度可达100Mb/s。该系列提供的McBSP支持多种串行通信的方式和协议，可以根据用户的不同需要进行配置。多通道缓冲串行口遵循SPI协议是以主从方式工作的，这种模式通常有1个主设备和1个或多个从设备，其接口包括以下4种信号：串行数据输入(也称为主进从出或MISO)；串行数据输出(也称为主出从进或MOSI)；串行移位时钟(也称为SCK)；从使能信号(也称为SS)。McBSP的时钟停止模式与SPI协议兼容，当McBSP处于时钟停止模式时，发送器和接收器是内部同步的。　　AD983

4、4的原理框图如图1所示。它使用的DDS技术是一种利用正弦信号相位线性增加的原理直接由数字累加和数/模转换合成所需频率的技术。AD9834主要由数控振荡器(NCO)、相位调制器、正弦查询表ROM和1个10位D/A转换器组成。数控振荡器和相位调制器主要由2个频率选择寄存器、1个相位累加器、2个相位偏移寄存器和1个相位偏移加法器构成，它的最高工作频率可达50MHz。　　　　AD9834的频率控制字由式(1)求得　　　　式中，0　　4硬件设计方案和软件实现　　4.1硬件设计方案　　基于上述设计思想的硬件连接方案如图3

5、所示，包括C5410、10MHz晶体振荡器、AD9834及滤波放大电路。由于AD9834的电源电压在2.3V到5.5V范围内可选，C5410的电源电压为3.3V。所以在连接时无需电平转换。10MHz晶体振荡器向C5410提供输入时钟。初始化C5410使其工作频率为100MHz，因为只有此时才能使其定时器周期寄存器从TOUT引脚输出50MHz时钟信号。该时钟信号输出到AD9834的MCLK脚，作为AD9834的工作时钟。理论分析指出：输出信号的相位噪声取决于时钟信号的相位噪声，在输出信号频率不变的情况下，输入时

6、钟信号频率越高，相位噪声恶化越小。　　滤波放大电路对AD9834输出的扫频波信号进行进一步滤波处理和幅度放大，以滤除高频信号干扰和噪声，将信噪比控制在允许范围内。由于杂波信号干扰，从AD9834出来的扫频信号在没有滤波的情况下含有丰富的高频成分，采用RC或LC无源滤波电路处理后可以得到一组以8.2MHz为中心频率，扫频范围在7.7MHz~8.7MHz的较为清晰的扫频波。具体实现方案是先通过由1只去耦电容器和1只电阻器组成的RC回路滤掉由：DDS输出的扫频信号中的高频成分，然后使用带有电感器的复式滤波电路(可以

7、选择LC滤波电路)，经电感器滤波后不但负载电流及电压的脉动减小，而且波形也变得平滑，L、c的具体值可由f=1/(LC)1/2求得，其中f=8.7MHz，滤波电路如图4所示。由于AD9834的输出信号幅度最大只有O.8V，所以需将其幅值放大才能作为扫频信号源，在系统中可由1个高速运算放大器实现。　　由于该电路是高速数，模混合电路，因此电磁兼容性能非常重要。特别是DSP和DDS共用1个电源，使得器件的工作信号通过电源线传输形成干扰。通常必须在电源接入处并人大容量的电解电容器和钽电容器，滤除低频噪声。还应该在每个器

8、件的电源引脚处接1只0.01pF一0.1pF的去耦电容器。