dsp系统硬件设计要点

dsp系统硬件设计要点

ID:27647204

大小:130.21 KB

页数:5页

时间:2018-12-05

dsp系统硬件设计要点_第1页
dsp系统硬件设计要点_第2页
dsp系统硬件设计要点_第3页
dsp系统硬件设计要点_第4页
dsp系统硬件设计要点_第5页
资源描述:

《dsp系统硬件设计要点》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、DSP系统硬件设计要点王立华,刘志军,高光金,邵玉芹时间:2009年12月15日关键词:DSP电平变换摘要:介绍了DSP系统在设计吋需要注意的电源、吋钟、电平变换、扩展电路时序、多余引脚的处理等问题,并提出了相应的解决方法。关键词:DSP电源时钟电平变换口前DSP已广泛应用于工业控制、音视频处理、通信等各个领域,并且随着集成电路技术的发展,DSP芯片的速度越來越快,功能越來越强大。如TT公司最新推出的TMS320C6416T因采用了90nm技术,主频已达到1GHz。由于DSP的主频高,电源电压和核电压不同,输入输出逻辑复杂,因而对应用系统的硬件设计也提岀了更高的要求。电路设计时都

2、会遇到DSP电源和时钟的处理、I/O引脚的逻辑电平兼容、外岡扩展电路吋序、多余引脚的处理等问题,而这些最基木问题的妥善解决是设计一种性能优良的DSP应用系统的前提条件。下面就以TT公司的DSP为例介绍DSP系统在设计时需耍注意的几个问题。1电源1.1电源供电在DSP芯片内部一般有5种典型电源:CPU核电源、I/O电源、PLL(PhaseLockedLoop)电源、Flash编程电源和模拟电路电源(其中后2种仅C2000系列宥)。这几种电源在设计时都要由各G的电源供电,井且模拟和数字电路耍独立供电,数字地与模拟地耍分幵,单点连接。模拟电源一般由(冇噪声的)数字电源产生,主要有2种产

3、生方式:一种是数字电源与模拟电源以及数字地与模拟地之间加铁氧体磁珠(ferritebead)或电感构成无源滤波电路,如图1所示。铁氣体磁珠在低频吋阻抗很低,而在高频吋阻抗很高,可以抑制高频干扰,从而滤除数字电路的噪声。这种方式结构简单,能满足大多数应用的要求;另一种是采用多路稳压器的方法,如阁2所示。该方法能提供更好的去耦效果,但电路复杂,成本高,使用时应注意模拟地和数字地必须连在一起。通常每个电源引脚要加1个10〜lOOnF的旁路电容,以起电荷池的作用,平滑电源的波动,减少电源上的噪声。一般旁路电容采用瓷片电容。在PCB四周还要均匀分布一些4.7〜10uF大的电容,以避免产生电

4、源和地环路。设计时尽量采用多足板,为电源和地分别安排专用的层,同层上的多个电源、地用隔离带分割,并且用地f而代替地总线。DSP都有多个接地引脚,且每个引脚都要单独接地,因此应尽可能地减少负载数量。数字电源税拟电源数宇地梗拟炮A来自整流器L10V稳压器if数字电源格压器2数字堆摸拟电源1.2上电次序在设计DSP供电电源时,一般要求CPU内核电源先于I/O电源上电,后于I/O电源掉电。但CPU内核电源与I/O电源供电吋间相差不能太讼,~般不能大于1秒,否则会影响器件的寿命或损坏器件。为保护DSP器件,应在CPU

5、Aj核电源与T/0电源之间加一肖特基二极管。具冇上电次序控制的DSP电源

6、电路如图3所示。LINOUTENPGTPS76818pl)+5V^PLICATION1朽7571从丁1’JJJ」^VcrMBKESETWDIPS3823-33DBVT动复位—<<^c—图3DSP电源电路实例VcOITvy<)TMS320DSPKESETXF2时钟2.1DSP系统的时钟电路DSP系统中时钟电路主5?有3种:晶体电路、品振电路和可编程时钟芯片电路。(1)晶体电路最为简申,只需晶体和2个电容,但驱动能力差,不能提供多个器件使用,频率范围小(20k〜60MHz),使用时须注意配置正确的负载电容,以使输出的时钟频率精确、稳定。TIDSP芯片除C6000和C5510外,内部含

7、宥振荡电路,可使用晶体电路产生所需的时钟信号。但也可不使用片內振荡电路,直接由外部提供时钟信号。(2)晶振电路频率范宽(1〜400MHz),驱动能力强,可为多个器件使用。但由于晶振频率不能改变,多个独立的吋钟需要多个晶振。另外在使用晶振吋,耍注意时钟信号电平,一般晶振输出信号电平为5V或3.3V,对于要求输入时钟信号电平为1.8V的器件(如VC5401、VC5402、VC5409和F281X等),不能选用晶振来提供时钟信号。(3)可编程吋钟芯片电路由可编程吋钟芯片、晶体和2个外部电容构成。有多个吋钟输出,可产生特殊频率值,适于多个吋钟源的系统,驱动能力强,频宽最高可达200MHz

8、,输出信号电平一般为5V或3.3V。常用器件为CY22381和CY2071A。目前TIDSP工作频率已高达1GHz,为降低时钟的高频噪声干扰,提高系统整体的性能,设计吋通常使用频率较低的外部参考时钟源。为此须采用可编程吋钟芯片电路,因它可以在在线的情况下,通过编程对系统的工作吋钟进行控制,以保证在较低的外部时钟源时,通过其内部集成的PLL锁相环的倍频,获得所希望的工作频率。同时通过在DSP内部对时钟进行编程控制,也能较好地满足不同应用的耍求。例如对于自动化仪表、便携式仪器以及家电

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。