谁说中国不能做CPU?大一生惊爆你眼球.doc

谁说中国不能做CPU?大一生惊爆你眼球.doc

ID:28143667

大小:4.29 MB

页数:32页

时间:2018-12-08

谁说中国不能做CPU?大一生惊爆你眼球.doc_第1页
谁说中国不能做CPU?大一生惊爆你眼球.doc_第2页
谁说中国不能做CPU?大一生惊爆你眼球.doc_第3页
谁说中国不能做CPU?大一生惊爆你眼球.doc_第4页
谁说中国不能做CPU?大一生惊爆你眼球.doc_第5页
资源描述:

《谁说中国不能做CPU?大一生惊爆你眼球.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、谁说中国不能做CPU?大一生惊爆你眼球  数据路径的部分单元改造自Harris&Harris的教材“DigitalDesignandComputerArchitecture“的微架构例子。为了方便,我们假设内存分为数据内存和指令内存。可见CPU拥有常规的5级流水线(InstructionFetch,InstructionDecode,Execute,Memory,WriteBack),并有两份数据路径,因此超纯量,理想化下每周期可同时执行10个指令。    蓝线圈的是流水线的执行组件。  谁说中国不能做CPU?大一生惊爆你眼

2、球  数据路径的部分单元改造自Harris&Harris的教材“DigitalDesignandComputerArchitecture“的微架构例子。为了方便,我们假设内存分为数据内存和指令内存。可见CPU拥有常规的5级流水线(InstructionFetch,InstructionDecode,Execute,Memory,WriteBack),并有两份数据路径,因此超纯量,理想化下每周期可同时执行10个指令。    蓝线圈的是流水线的执行组件。  谁说中国不能做CPU?大一生惊爆你眼球  数据路径的部分单元改造自Har

3、ris&Harris的教材“DigitalDesignandComputerArchitecture“的微架构例子。为了方便,我们假设内存分为数据内存和指令内存。可见CPU拥有常规的5级流水线(InstructionFetch,InstructionDecode,Execute,Memory,WriteBack),并有两份数据路径,因此超纯量,理想化下每周期可同时执行10个指令。    蓝线圈的是流水线的执行组件。    红线圈的是数据路径,两个完全相同    在HDL中,我将命名两个运行指令为I0和I1或Instr0和In

4、str1,PC为PC0和PC1,下周期PC为PC0F,PC1F。  CPU的完整硬件生成:    我的设计中最有趣(也是最难完成)的部分是名为IFHU(InstructionFlowandHazardUnit)的指令流动及数据冒险控制单元。    原稿:    它内置了一个小型三级流水线,目的就是为了储存(如果存在)指令的RD(DestinationRegister),RegisterFile的目标地址。地址在IFHU内的流动模拟了真正指令在处理器流水线的执行完成度,因此每次PC从指令内存读出对应指令后,指令如果是BEQ,R

5、-Type或I-Type,他们的根寄存器的地址(RS,RT)将于存在于IFHU流水线内的RD做对比,如果有相同地址代表会出现数据冒险。这些结果会输出到IFU(InstructionFlowUnit),指令控制单元,它按照以下原理决定最终指令是否为空指令以及下周期PC的值:  1.I0和I1正常:执行两个指令,PC0,PC1+8  2.I1出现跳跃,分支,或数据冒险:执行I0,PC0=PC1,PC1+4  3.I0出现数据冒险:不执行,PC都不变  4.I0出现跳跃或分支:内部执行,PC0为预测或跳跃后PC,PC1=PC0+4

6、  不出错的话PC1应该永远等于PC0。  下面是IFU:    IFHURegSelect:    IFHUXORComp:    IFHU的另一个重要的组件是一个简单的2位分支预测器。目前我的CPU只支持BEQ(BranchonEqual)这一个分支指令,不过剩下的也都是这一个来的。这是分支预测器FSM:    设三个状态位元为S2S1S0。主要状态PredictTaken,WeakNotTaken,和StrongNotTaken分别有自己的子状态InProgress,InProgress表示已做预测,不知结果,在这个状

7、态下不会再做预测,确保流水线最多执行一个分支预测。根据上面的FSM,可得出一个下个状态的真值表:    分支预测器将先把两个可能的PC存进FF,然后使用预测的方向(S1)选择预测PC。同时一个相反方向的电路(~S1)将选择相反的PC,最终由BRsuccess(预测是否成功)来选择最终输出到IFU。    接下来的指令解码流程就比较直接了。MIPS指令需要读取的寄存器地址直接输进32x32位的寄存器,结果读到RDXX。从这里起,将会有两个数据路径以及两个控制单元。    寄存器或许也同时要储存四个周期前的指令的计算结果或内存数

8、据,WA[4:0]是写入地址,WD[31:0]是写入内容,寄存器的CLK依然和处理器同步但FF在FallingEdge更换,保持同周期完成。SigExt是SignExtend的缩写,它负责把指令的Immediate从16位扩到32位。  32x32位的寄存器矩阵:    控制单元:    

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。