基于fpga的数字频率计的设计开题报告

《基于fpga的数字频率计的设计开题报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、.毕业设计（论文）材料之二（2）毕业设计(论文)开题报告题目：基于FPGA的数字频率计的设计页.开题报告内容与要求一、毕业设计（论文）内容及研究意义（价值）数字频率计是计算机、通讯设备、音频视频等科研生成领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系。在数字电路中，频率计属于时序电路，它主要由具有记忆功能的触发器构成。在计算机，被广泛应用于航天、电子、测控等领域。实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差大、可靠性差。随着可编程逻

2、辑器件的广泛应用，以EDA工具作为开发平台，运用VHDL语言，将使整个系统大大简化，从而提高整体的性能和可靠性。本设计中包含由测频控制信号发生器模块、锁存器和译码显示模块，提出了采用VHDL语言设计一个复杂的电路系统,运用自顶向下的设计思想,将系统按功能逐层分割的层次化设计方法进行设计。在顶层对内部各功能块的连接关系和对外的接口关系进行了描述,而功能块的逻辑功能和具体实现形式则由下一层模块来描述，各功能模块采用VHDL语言描述。二、毕业设计（论文）研究现状和发展趋势（文献综述）在电子技术中，频率是最

3、基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本文阐述了用VHDL语言设计了一个简单的数字频率计的过程。而FPGA是英文Fie

4、ldProgrammableGateArry的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列（LOA，LogicCellArry）这样一个新概念，内部包括可配置逻辑模块（CLB，ConfigurableLogicBlock）、输入输出模块（IOB，InputOutputBlock）和内部连线（Int

5、erconnect）三个部分。FPGA的基本特点主要有：（1）采用FPGA设计ASIC电路，用户不需要投片生产就能得到合用的芯片；2）FPGA可做其他全定制或半定制ASIC电路的试样片：（3）FPGA内部有丰富的触发器和I／O引脚；（4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一；（5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度和可靠性的最佳选择之一。本设计中除被测信号的整形部分、键输入部分和数码

6、显示部分以外,其余全部在一片FPGA芯片上实现,整个设计过程变得十分透明、快捷和方便,特别是对于各层次电路系统的工作时序的了解和把握显得尤为准确,而且具有灵活的现场可更改性。在不更改硬件电路的基础上,对系统进行各种改进还可以进一步提高系统的性能和测量频率的范围。该数字频率计具有高速、精确、可靠、抗干扰性强、而且可根据需要进一步提高其测量频率的范围而不需要更改硬件连接图,具有现场可编程等优点。FPGA技术正处于高速发展时期，新型芯片的规模越来越大，成本也越来越低，低端的FPGA已逐步取代了传统的数字元

7、件，高端的FPGA不断在争夺ASIC的市场份额。先进的ASIC生产工艺已经被用于FPGA的生产，越来越丰富的处理器内核被嵌入到高端的页.FPGA芯片中，基于FPGA的开发成为一项系统级设计工程。随着半导体制造工艺的不同提高，FPGA的集成度将不断提高，制造成本将不断降低，其作为替代ASIC来实现电子系统的前景将日趋光明。三、毕业设计（论文）研究方案及工作计划（含工作重点与难点及拟采用的途径）本设计是以FPGA为核心的数字频率设计，其模块结构图如下：FPGA模块数码显示模块电源模块波形输入模块键输入模

8、块复位模块本设计中的重点是对A3P030的FPGA模块的设计，在设计动笔前，应首先对A3P030的有初步的了解，并在设计过程中慢慢分析，这也是本设计的一个难点。在本设计中对FPGA与各模块的接口电路设计也是一项需要花大量时间去投入，专研的。本设计的另一个难点就是对软件编程的调试，由于基本知识相对较少，所以现在开始要重视起来。页.工作计划：起止日期（日/月）周次内容进程3.1-3.73.8-3.143.15-3.213.22-3.283.29-4.44.5-4.114.