dsp 最小系统

《dsp 最小系统》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、.基于TMS320VC5402的DSP最小系统1关与DSP的简单介绍1.1DSP的简介DSP（DigitalSignalProcessor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。1.2DSP

2、的特点DSP芯片是模拟信号变换成数字信号以后进行高速实时处理的专用微处理器，其处理速度比最快的CPU还快10-50倍，具有处理速度高、功能强、性能价格比好以及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。DSP系统以DSP芯片为基础，具有以下优点。1．高速性，DSP运行速度高达1000MIPS以上2．编程方便，可编程DSP可使设计人员在开发过程中灵活方便的对软件进行修改和升级。3．稳定性好，DSP系统以数字处理为基础，受环境温度及噪声的影响比较小，可靠性高。4．可重复性好，数字系统的性能基本上不受元器件参数性能的影响，便于

3、测试、调试和大规模生产。5．集成方便，DSP系统中的数字部件有高度的规范性，便于大规模集成。6．性价比高2TMS320VC5402的硬件资源TMS320VC5402是TI的第七代DSP产品之一，它具有优化的CPU结构，内部有1个40位的算术逻辑单元(包括一个40位的桶式移位寄存器和2个独立的40位累加器)，一个17×17的乘法器和一个40位专用加法器，16K字RAM空间和4K×16bitROM空间。共20根地址线，可寻址64K字数据区和1M字程序区，具有64KI/O空间。处理速度为l00MIPS，速度高、功耗低。...TMS320V

4、C5402采用修正的哈佛结构和8总线结构(4条程序/数据总线和4条地址总线)，以提高运算速度和灵活性。在严格的哈佛结构中，程序存储器和数据存储器分别设在两个存储空间，这样，就允许取址和执行操作完全重叠。修正的哈佛结构中，允许在程序和数据空间之间传送数据，从而使处理器具有在单个周期内同时执行算术运算、逻辑运算、位操作、乘法累加运算以及访问程序和数据存储器的强大功能。与修正的哈佛结构相配合，TMS320VC5402还采用了一个6级深度的指令流水线，每条流水线之间彼此独立，在任何一个机器周期内可以有1至6条不同的指令在同时工作，每条指令工

5、作在不同的流水线上，使指令的执行时间减小到最小和增大处理器的吞吐量。TMS320VC5402的硬件结构具有硬件乘法器、8总线结构、功能强大的片内存储器配置和低功耗设计的特点。因此，可以进行高速并行处理，同时，集成度高可节省硬件开销，提高系统抗干扰性。它除了完成数字信号处理任务外，还可以兼顾通用单片机的操作任务，因此，它是集数字信号处理与通用控制电路于一体的多功能低功耗微处理器。综上所述VC5402的CPU结构特征如下。(1)具有高性能的改进的哈佛总线结构，即具有三条独立的16bit数据存储器总线和一条16bit的程序存储器总线。(2

6、)具有一个40bit的算术逻辑单元，包括一个40bit的筒形移位器和两个独立的加法器。(3)17×17bit的并行乘法器与专用的40bit加法器相结合。(4)具有专用于Viterbi蝶形算法的比较、选择、和存储单元(CSSU)。(5)指数译码器可以在一个指令周期内求一个40bit累加数的指数值，这里的指数定义为累加器中没有数据占用的位数的个数减去8。(6)两个地址发生器、八个辅助寄存器和两个辅助寄存器算术单元(ARAU)。3TMS320VC5402最小系统设计3.1系统硬件组成基于TMS320C5402最小系统系统框图。此最小系统主

7、要由时钟及复位电路、JTAG仿真调试接口电路以及供电系统，外加WATCHDOG电路等模块构成。系统框图如下：...图3.1最小系统框图3.2各功能模块设计3.2.1TMS320C5402芯片1）总线结构C54x包括8条16比特宽度的总线，其中：一条程序总线（PB）、三条数据总线（CB、DB、EB）、四条地址总线（PAB、CAB、DAB、EAB）、2）CPUCPU结构包括：40比特的ALU，其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中

8、40比特字。2个40比特的累加器，分为三个部分，保护位（39－32比特）、高位字（31－16比特）、低位字（15－0比特）。桶型移位器，可产生0到31比特的左移或0到16比特的右移。17×17比特的乘法器40比特的加法器比较选择和存储