《数字电路与系统》期末试卷(a卷)

《《数字电路与系统》期末试卷(a卷)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、……………………………………………装………………………………订…………………………线………………………………………………………此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写北京理工大学珠海学院2008～2009学年第二学期《数字电路与系统》期末试卷（A）诚信声明考场是严肃的，作弊是可耻的，对作弊人的处分是严厉的。我承诺遵守考场纪律，不存在抄袭及其它违纪行为。考生（承诺人）签字：专业：班级：学号：适用年级专业：2007级信息工程/自动化/微电子试卷说明：闭卷，考试时间1

2、20分钟题号一二三四五六总分得分一、填空题（每空1分，共20分）【得分：】1．数制转换：(3EC)H=()D=()O。2．逻辑代数的基本运算有、、三种。3．数字电路按照是否有记忆功能通常可分为、两类。4．能够实现“线与”的TTL门电路叫。5．JK触发器当时钟到来时，如果J=0，K=0，触发器的状态将；如果J=1，K=1，触发器的状态将。6．时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。7．TTL与非门中，关门电平VOFF的定义是。开门电平VON的定义是。8．74LS138是3线—8线

3、译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出应为。9．一个10位地址码、8位输出的ROM，其存储容量为。10．数字系统的设计方法有和两种。11．用VHDL语言描述电路时，基本结构由和两部分组成。二、选择题（每小题2分,共10分）【得分：】1．将十进制数13.25转换成二进制数为()。A．1011.01B.1011.1C.1101.1D.1101.012．用8421BCD码表示两位十进制数，则至少需要()0、1码。A.5位B.7位C.8位D.6位3．n个变量的最小项是()。第5页共6页

4、……………………………………………装………………………………订…………………………线………………………………………………………此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写A.n个变量的积项，它包含全部n个变量，每个变量可用原变量或非变量。B.n个变量的和项，它包含全部n个变量，每个变量可用原变量或非变量。C.n个变量的积项，它包含全部n个变量，每个变量仅为原变量。D.n个变量的和项，它包含全部n个变量，每个变量仅为非变量。4．用JK触发器设计12进制同步计数器，至少

5、需要()触发器。A.2个B.3个C.4个D.5个5．一个4位移位寄存器可以构成最长计数器的长度是（）。A.8B.12C.15D.16三、逻辑函数化简（每小题5分,共10分）【得分：】1．用代数化简法化简函数2．将下列逻辑函数用卡诺图法化简为最简与或表达式。F(A,B,C,D)=Σm(0,1,5,7,8,11,14)+Σd(3,9,15)第5页共6页……………………………………………装………………………………订…………………………线………………………………………………………此处不能书写此处不能书写此处不能书

6、写此处不能书写此处不能书写此处不能书写此处不能书写四、分析与设计题(共20分)【得分：】1．由与非门构成的某议案表决电路如下图所示，其中A、B、C、D表示四个人，同意时用1表示，Z为1时表示议案通过。(10分)(1)分析电路，列出逻辑表达式和真值表，说明议案通过情况共有几种；(2)分析A、B、C、D中谁权力最大。2．某组合逻辑电路的输入A、B、C和输出F的波形如下图所示。(10分)(1)列出该电路的真值表；(2)写出逻辑函数表达式(化简为最简与或式)；(3)用与非门实现逻辑电路。第5页共6页…………………

7、…………………………装………………………………订…………………………线………………………………………………………此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写五、综合题（共10分）【得分：】试用图示的3线-8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，要求(1)写出分析过程；(2)在给定的逻辑符号图上完成最终电路图。(10分)第5页共6页……………………………………………装………………………………订…………………………线…………………………………………

8、……………此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写六、应用与设计题（共30分）【得分：】1.如图所示为由J-K触发器组成的电路。(共20分)(1)分别写出电路的驱动方程、状态方程和输出方程；(8分)(2)列出状态转换表，画出状态转换图；(8分)(3)根据已给CP波形，画出触发器输出端Q1、Q2的波形(设各触发器初始状态均为0)。(4分)1CPQ1Q21J1K1J1K&ZC1C12.采