基于fpga高速多路同步数据采集系统

《基于fpga高速多路同步数据采集系统》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于FPGA高速多路同步数据采集系统【摘要】本文针对传统工业测控领域里的主控制器的不足，提出一种基于FPGA芯片EP2C5T144C8的高速多路数据采集系统。该系统采集主频高、功耗低，全部控制逻辑由硬件完成，可同时采集处理扩展64通道数据。【关键词】FPGA；多路数据采集；VHDL数据采集在测控领域里有广泛的应用，它已成为计算机测控系统的一个重要的环节。传统的数据采集系统设计中,通常采用单片机或DSP作为主控制器来控制ADC、存储器及其他相关的外围电路来工作［1］。但是这些传统的设计中都存在着一些不足，单片机的时钟频率较低

2、且通过软件编程来实现数据采集，难以实现高速、高性能、多通道数据采集系统的要求；DSP虽然速度快，但是它更擅长处理复杂的数学运算，对于数采系统要求的简单高速的读写操作来说，是一种资源的浪费。而FPGA（现场可编程门阵列）在高速数据采集上具有更大的优点，FPGA体积小、功耗低、时钟频率高、内部延时小、全部控制逻辑由硬件完成，另外编程配置灵活、开发周期短、利用硬件描述语言来编程，可实现程序的并行执行、这将会大大提高系统的性能［2］。在设计电路时，可以有异步电路和同步电路两种实现方法。异步电路使用组合逻辑电路实现，没有统一的时钟信

3、号，容易产生毛刺和竞争冒险；同步电路使用组合逻辑电路和触发器实现电路功能，主要信号和输出信号都是由时钟驱动触发器产生，能够避免毛刺，信号稳定。因此本系统选择同步技术的FPGA作为高速多路同步数据采集系统的控制核心。1系统工作原理采集系统上电后，由静态存储器EPC1将固化在其中的数字逻辑电路映射到FPGA器件EP2C5T144C8中，从而使FPGA器件EP2C5T144C8成为真正意义上的控制核心。然后FPGA控制模拟选择开关进行通道选择，并控制8位高速模数转换器TLC549进行模拟电压的采集，将采集到的实时数据存储到外置R

4、AM中，然后将实时数据读取出来，通过串口传送给上位机，数据也能通过数码管实时显示。图1是系统总体硬件结构框图。2系统主要器件的选型2.1FPGA芯片的选型及依据由于本系统采集通道数较多，实时性和同步性要求较高，要求提供的时钟频率高，内部延时小，因此系统选择FPGA芯片EP2C5T144C8作为主控制芯片，该芯片具有40万系统门、8064个逻辑单元内嵌18K位块RAM,包含4个时钟管理模块和8个全局时钟网络，配置芯片(EPCS1),有源晶振，下载调试接口，电源芯片：3.3V、1.2VAS、JTAG调试接口50MHz最大支持2

5、64个用户I/O。这些丰富的片上资源在加上其灵活的编程方式使得该芯片成为最适合的选择［3］。2.2AD芯片的选型及依据本数据采集系统主要工作在实际测控领域的现场层次，而工作现场具有环境复杂，传感器的种类，特性亦复杂，多路采集的数据具有频率跨度、幅度阈值较大、精度要求不同的多种复杂特点。因此本系统从功耗、成本、精度等多方面考虑选择TLC549芯片作为模数转换控制芯片。该芯片是以开关电容逐次逼近原理工作的8位串行模数转换芯片，具有多个增强型串口，4MHz片内时钟，最高转换速率为40000次/s,转换时间最长为17Ps,功耗仅为

6、6毫瓦。3FPGAEP2C5T144C8的逻辑设计根据以上的设计思想，整个FPGA逻辑模块划分为：时钟单元、采样控制单元、串行传输模块、通道选择单元、存储单元、结果实时显示单元。下面具体给出各模块的设计过程。时钟单元。时钟单元是提供时序工作节拍和同步信号序列的发生器。本设计采用了50MHz的频率输出，以保证测控中同步脉冲的实时性。同时，选择基于时钟触发沿设计，可以保证时钟信号具有很好的延时及抖动控制，根据该芯片自身的特性可以选择自身时钟资源即可完成设计要求。采样控制单元。该单元控制TLC549芯片的数据采样、保持、模数转换

7、任务。同步采样脉冲到来时刻，根据片选信号CS的控制，芯片进行数据采样、保持、模数转换。串行传输单元。该单元利用芯片提供的高速增强型串口与上位工控机进行数据传输。通道选择单元。该单元是多路数据采集的通道仲裁者。并将寻址信号传送至存储单元处。存储单元。该单元完成数据的暂存，管理等功能，采用“乒乓原理”进行大批量数据的写入，读出及管理功能，系统采用的双口RAM是在1个SRAM存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对其进行随机性访问的存储器，即共享式多端口存储器。双口RAM最大的特点是存储数

8、据共享。1个存储器配备两套独立的地址、数据和控制线，允许两个独立的CPU或控制器同时异步地访问存储单元。因为数据共享。则必须具有访问仲裁控制。内部仲裁逻辑控制提供以下功能：对同一地址单元访问的时序控制；存储单元数据块的访问权限分配：信令交换逻辑（例如中断信号）等。双口RAM可用于提高RAM的吞吐率，适用