基于verilog hdl 的流水线模型机的设计与实现 基于

基于verilog hdl 的流水线模型机的设计与实现 基于

ID:33696129

大小:336.76 KB

页数:7页

时间:2019-02-28

基于verilog hdl 的流水线模型机的设计与实现 基于_第1页
基于verilog hdl 的流水线模型机的设计与实现 基于_第2页
基于verilog hdl 的流水线模型机的设计与实现 基于_第3页
基于verilog hdl 的流水线模型机的设计与实现 基于_第4页
基于verilog hdl 的流水线模型机的设计与实现 基于_第5页
资源描述:

《基于verilog hdl 的流水线模型机的设计与实现 基于》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于VerilogHDL的的的流水线的流水线模型机的设设设计与实现设计与实现易小琳彭一凡(北京工业大学计算机学院,北京100022)摘要:::为了提高模型机指令执行的并行性,本文使用VerilogHDL并采取top-down设计方法,利用确定的有限状态自动机(DFA)理论,设计并实现一台具有指令级并行性的流水线模型机的方案。文中阐述了该流水线模型机的DFA设计算法与VerilogHDL的实现方法,并给出了相应的仿真测试。测试证明,该模型机能够并行处理4条指令,并具有预取指令和旁路功能。关键字:::流水线、VerilogHDL描述、微处理器

2、、确定的有限状态自动机中图分类号:::TP303TheDesignandImplementationofaPipelineModelMachineBasedonVerilogHDLYiXiaolin,PengYifan(BeijingUniversityofTechnologyComputerInstitute,Beijing100022)Abstract:Inordertoraiseparallelismofexecutinginstructionsbymodelmachine,thispaperintroducestheschemao

3、fdesigningapipelinemodelmachine.UsingVerilogHDL,apipelinemodelmachinewithparallelismofinstructionswhichiscombinedwithtop-downmethodandDFAisimplemented.Thispaperdescribestheschemaandsomealgorithmsofthepipelinemodelmachineandsimulatesthismachineattheend.Thesimulationresults

4、showedthatthemodelmachinecanprocess4instructionsatthesametime,andhastheperformancesofprefetchinginstructionsandbypassing.Keyword:pipelineprocessing,VerilogHDLdescriptions,microprocessorchips,deterministicfiniteautomation(DFA)提高计算机体系结构性能的发展方向之一是加快指令的解释过程。提高指令执行的并行性、使控制结构能够

5、并发地解释多条指令则可以实现该目标。采用流水线技术的模型机可以并行处理多条指令,提高指令的执行效率。但是其设计复杂度要明显高于顺序解释方式的简单模型机,而且所需要的暂存器也会更多。借助于VerilogHDL,能够简化流水线设计的复杂度。其原因是VerilogHDL可以使用户不需要直接接触相关硬件,而只从电路的行为和结构来设计流水线内部结构。本文使用VerilogHDL设计并实现了一个简单的静态流水线模型机。该模型机流水线采用4级流水,并且使用了旁路技术用于提高流水线的吞吐率。另外,为了便于精确描述流水线模型机每一机器周期的运行状态,本文引

6、入确定的有限状态自动机(DFA)设计该模型机。作为一种形式化语言的描述方法,DFA不仅适用于软件设计,而且对硬件的描述也同样高效。模型机的设计采用了将DFA设计思想与VerilogHDL语言的特点相结合的方案,成功地实现了流水线模型机运行过程的准确描述。此流水线模型机在Altera公司的QuartusII6.0WebEdition上编译仿真,芯片为CycloneII。计算机运行环境为Intel(R)Pentium(R)processor1400MHz,768MB的内存。1...模型机总体结构.模型机总体结构流水线模型机总体结构图如图1所示

7、。DZ1PcIFIrIDUWBLACZ2(a)流水线模型机功能段结构原理图(a)TheschematicdiagramofthepipelineCpuMemoryclkINPUTVCCclkrdrddata_out[15..0]Mdr_in[15..0]wrwrresetresetMar_out[15..0]address[15..0]AB[15..0]Mdr_out[15..0]data_in[15..0]DB[15..0]instinst1(b)流水线模型机总体结构封装图(b)Theblockdiagramofthepipeline图

8、1流水线模型机总体结构图Fig1Theoverviewofthepipeline流水线模型机总体结构由两部分组成:具有流水功能的CPU和Memory(内存储器,简称:内存)。部件之间采用单总线

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。