基于cpld的dsp数据采集系统

基于cpld的dsp数据采集系统

ID:33860232

大小:161.36 KB

页数:3页

时间:2019-02-28

基于cpld的dsp数据采集系统_第1页
基于cpld的dsp数据采集系统_第2页
基于cpld的dsp数据采集系统_第3页
资源描述:

《基于cpld的dsp数据采集系统》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、应用天地APPLICATIONNOTES基于基于CCPPLLDD的的DDSSPP数据采集系统数据采集系统华东师范大学信息学院电子科学技术系金之宁姚萌摘要:介绍一个基于CPLD的DSP高速数据采集系统的设计方案,重点讨论了CPLD在系统中的设计和工作流程,包括数据通信接口设计、采样脉冲信号合成等。系统电路简单,易于实现。由于使用了CPLD器件,因而硬件设计灵活,并可利用ISP特点改善系统设计。关键字:CPLD;HPI;数据采集引言了使转换后所得的数字信号具有重复性需要进行信号调理。本文描述的数据采集系统,用于医用基因扫描设备的数信号

2、调理模块由跟随器、衰减器和滤波器几部分电路构成。跟随器和衰减器使输入模拟信号处于A/D转换器的线性工作据采集。医用扫描仪可以对人体细胞样本进行扫描并存储扫描数据,数据经计算机处理后得到还原图像,通过同正常细区,滤波器减小噪声信号干扰,从而保证了A/D转换精度。胞图像的对比可以帮助医生对患者进行诊断。基因扫描仪扫衰减器和滤波器都为多级网络,由数字开关控制,可根据不描图像质量要求较高,采样数据量大并需要较高数据采集速同环境条件改变衰减和滤波范围,保证数据的有效性。2.A/D转换模块率。因此扫描仪数据采集系统使用TI公司DSP芯片TMS

3、320VC5410作为核心处理器,保证了数据的高速采集、A/D转换器将模拟信号变成DSP可处理的数字量,是缓冲和传输。使用XC95216(CPLD)作为控制信号互连、DSP进行处理的基础。系统中采用芯片AD976A,采样率合成及接口电路。这一设计组合为DSP系统的设计提供了新200kHz,分辨率16Bit。数据转换过程由DSP控制,控制信号由CPLD产生,转换所得数据直接进入DSP等待处理和传送。的方法,使DSP数据采集系统具有良好的灵活性和极强的实时性。3.D/A转换模块D/A转换器将DSP生成的数字信号变成模拟信号输出。系统硬

4、件结构系统中A/D、D/A构成一个闭环,由A/D实时采集,经DSP处理后再由D/A生成电压调整信号,对扫描设备其他部分进基于CPLD和DSP的这个数据采集系统结构如图1所示,行调整和信号调理电路的增益调整以确保数据采集的准确性。由信号调理、A/D、D/A、DSP核心处理器、CPLD逻辑控系统中采用芯片MAX507,建立时间5μs,分辨率12Bit。制五个模块组成。数据转换过程由DSP控制,控制信号由CPLD产生。1.信号调理模块4.DSP核心控制模块扫描系统光电倍增管输出信号即为数据采集系统的原始DSP使整个数据采集系统的控制核心

5、,A/D、D/A转输入信号,输入信号不稳定,随环境条件变化而产生波动。为换模块及信号调理模块所有控制过程都由DSP编程实现。系统由DSP通过芯片上的HPI接口与主机进行通信,接收主机控制命令并向主机传输采样数据。DSP可对采样所得数据进行实时处理,其内部数据存储区作为数据缓冲区,可储存一行的扫描数据。数据转换系统中选用TMS320VC5410型号DSP,运算速度100MIPS,64K片内RAM,40bit算术逻辑单元,可进行非流水单周期MAC运算,16bit多总线结构,8bit并行主机接口。5.CPLD逻辑控制模块图1数据采集系统

6、框图CPLD用于整个系统的逻辑控制。36今日电子http://www.epc.com.cn2002年第12期应用天地APPLICATIONNOTESCPLD逻辑控制的实现对于A/D、D/A、信号调理各模块可根据硬件具体设计由于在硬件设计时对实际应用的要求并不能完全了解,和DSP编程需要选择控制操作方式,在系统调试过程中也可设计方案有一定的局限性,因此需要使系统具有足够的冗余以随时改变,具有较强的灵活性。和灵活性。使用CPLD可以达到这一要求,通过将可能需要DSP并行地址总线和存储器控制信号接入CPLD,可根据系统设计设置和改变外部

7、I/O空间地址,并可以对系统作的各种控制和状态信号引入CPLD,利用CPLD的大容量和现场可编程的特性就可根据不同的要求进行现场修改,增大很小的修改来扩展外部存储设备,增大了系统的冗余。系统设计的成功率和灵活性。系统中CPLD采用的是XC95003.系统总线转换接口系列的XC956216,共有216个宏单元、4800个门,10ns延DSP使用HPI接口主机设备通信,时序如图2所示:HCS为片选信号;HDS1和HDS2为数据所存信号,在主设备的迟。1.XC9500系列CPLD器件及其ISP性能存取周期控制数据传输;HR/W决定当前操

8、作是读或写;XC9500系列CPLD器件是由多个功能块(FB)和IO块HCNTL0/1用于主设备选择存取HPI的寄存器和对寄存器(IOB)组成,可用开关矩阵FastCONNECT完全互连的子的存取类型;HBIL决定当前存取的是16bit数据的第一个

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。