基于noc系统的高速低功耗互连技术分析

《基于noc系统的高速低功耗互连技术分析》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于NoC系统的高速低功耗互连技术研究图1．2MESH型NoC结构示意图如图1．2所示，典型的NoC系统由处理单元(Processorclement，PE)、路由器(Router)、网络接口(NetworkInterface，NI)和链路(Link)四部分组成脚：(1)处理单元：负责执行计算任务。典型的处理单元可以是带缓存的嵌入式微处理器和DSP核、专用硬件资源、可重构硬件资源，或者是上述各种硬件的组合。(2)路由器：执行通信任务，其核心是交换开关(Switch)，包括仲裁器、纵横交换电路、输入缓冲器等。交换开关的功能就是

2、将信息从它的输入端口传输到其中的一个或多个输出端口。路由器是NoC的关键部分，其内部结构的设计对NoC功耗和延时有巨大的影响，决定着整个NoC的性能。(3)N络接口：指处理单元和路由器之间的接口。只有配置了网络接口的处理单元才能连接到网络上与其他处理单元进行通信。(4)链路：指处理单元和路由器之间、路由器和路由器之间的连线。I．1．2片上网络解决的问题针对总线结构的诸多缺陷，研究者提出了许多措施来加以缓解，如使用多层总线提高总线可用带宽，使用突发传输、分裂传输提高总线利用率等。由于总线结构的固有缺陷，这些方法对系统性能的改

3、善有限。而NoC从根本上解决了总线结构的缺陷，主要体现在以下几个方面b】：首先，NoC系统中所有处理器通过一个网络连接起来，而不是局限在一条总线上，从而解决了多个处理器之间的互连问题，理论上可以互连无限多个处理器，使得系统扩展性得到加强。其次，每条网络的链路较短，仅连接有限数量的节点，这使得每条链路上的延时、功耗得以减小，信号完整性得到加强。第三，网络中不同节点之间的通信有多条路径可以选择，不同路径间的通信互不影响，这大大提高了并行通信的能力，从而提高数据吞吐率。第一章绪论第四，使用全局异步局部同步(GloballyAsy

4、nchronousLocallySynchronous，GALS)通信机制，每一个处理单元都工作在自己的时钟域，而不同的处理单元之间则通过网络进行异步通信，很好地解决了总线结构的单一时钟同步问题，从而彻底解决了庞大的时钟树所带来的功耗和面积问题。随着工艺的发展，SoC技术将无法“追赶时代的步伐”了。NoC所表现出来的高带宽、低功耗、可扩展、并行通信方式、GALS运行方式等特点，使其具有了总线结构无法比拟的优势，代表了将来的发展趋势。1．1．3片上网络对互连提出的要求根据图1．2所示的NoC拓扑，路由器之间的长互连线(即链路

5、)分布于整个芯片，其增长速度远远大于路由器的增加速度，表1．1给出了两者的数量关系。虽然NoC缩短了长互连线的长度，从而减小了单根长互连线路的延时和功耗，但急剧增加的互连线数量使得互连线消耗的总功耗非但没有减小，反而可能变的更大。同时，工艺的继续进步、死区面积的增大和更快的时钟速度，．使得延迟和功耗依旧是限制片上网络发展的重要因素。本文在这个背景下展开了对NoC系统互连技术的研究，并得到了国家自然科学基金项目的支持，目的是实现高速低功耗片上数据传输。表1．1路由器数量与路由器间互连数量的对应关系表n23456n路由器数量4

6、9162536n*n路由器间互连数量4122440602n幸(n·1)改善互连线延时和功耗的技术主要有总线屏蔽、总线重排、总线编码、串行总线及低摆幅技术等几种，本文选取目前较为流行的串行总线和低摆幅技术作为此次课题的重点研究内容。1．2国内外相关研究进展低摆幅技术首先应用于片间通信，常见有低电压差分信-号(LVDS)。进入深亚微米以后，总线消耗的能量越来越大，于是研究者试图将各种低摆幅技术引入片上互连以降低总线功耗。2000年，VargheseGeorge等人分析了近十种单端低摆幅电路，并对延时、功耗、复杂度及噪声等指标进

7、行了对比H1：2004年，ICangminLee等人成功的将差动低摆幅电路运用于NoC系统并进行流片，测试结果表明该系统工4基于NoC系统的高速低功耗互连技术研究作频率可达1．6GHz，同时功耗仅为5lmW”1；2007年，NasserMasoumi等人设计了一种电流模驱动器和接收器，同时采用随机搜索算法SA(SimulatedAnnealing)对全局长互连线的延时和功耗进行优化阳1。串行总线出现的较晚，但由于它缓解了系统集成度与片上互连效率的矛盾，’一经出现便迅速成为业界研究热点。2005年，MagedGhoneima

8、等人对串行总线进行了深入研究，分析了尺寸缩小对电阻率的影响，并对功耗和单位面积吞吐量进行了建模分析，确定特定单位面积吞吐量下功耗最小的最佳复用度n1：2006年，他们又提出了两种降低串行总线活动因子的编码方案，通过降低每根串行总线的活动因子来减小耦合因子，以此实现低功耗数据传输脚。国内在集成电路互连方面