高速pcb设计之dsp系统的降噪技术

《高速pcb设计之dsp系统的降噪技术》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、高速PCB设计之DSP系统的降噪技术-------深圳迈威科技股份有限公司PCB设计人员由于高速DSP（数字信号处理器）和外设的出现，面临着电磁干扰（EMI）日益严重的威胁。电磁兼容性（EMC）包含系统的发射和敏感度两方面的问题。假若干扰不能完全消除，但也要使干扰减少到最小。如果一个DSP系统符合下面三个条件，则该系统是电磁兼容的。1．对系统本身不产生干扰。2．对其它系统不产生干扰。3．对其它系统的发射不敏感。影响EMC的因数电压——电源电压越高，意味着电压振幅越大而发射就更多，而低电源电压影响

2、敏感度。频率——高频产生更多的发射，周期性信号产生更多的发射。在高频数字系统中，当器件开关时产生电流尖峰信号；在模拟系统中，当负载电流变化时产生电流尖峰信号。接地——对于电路设计没有比可靠和完美的电源系统更重要的事情。在所有EMC问题中，主要问题是不适当的接地引起的。有三种信号接地方法：单点、多点和混合。在频率低于1MHz时可采用单点接地方法，但不适于高频。在高频应用中，最好采用多点接地。混合接地是低频用单点接地而高频用多点接地的方法。地线布局是关键的。高频数字电路和低电平模拟电路的地回路绝对不

3、能混合。电源去耦——当器件开关时，在电源线上会产生瞬态电流，必须衰减和滤掉这些瞬态电流来自高di/dt源的瞬态电流导致地和线迹“发射”电压。高di/dt产生大范围高频电流，激励部件和缆线辐射。流经导线的电流变化和电感会导致压降，减小电感或电流随时间的变化可使该压降最小。PCB设计——适当的印刷电路板（PCB）布线对防止EMI是至关重要的。降低噪声的技术防止干扰有三种方法：1．抑制源发射。2．使耦合通路尽可能地无效。3．使接收器对发射的敏感度尽量小。下面介绍板级降噪技术。板级降噪技术包括板结构、线

4、路安排和滤波。板结构降噪技术包括：采用地和电源平板平板面积要大，以便为电源去耦提供低阻抗使表面导体最少分开数字、模拟、接收器、发送器地/电源线采用窄线条（4到8密耳）以增加高频阻尼和降低电容耦合根据频率和类型分隔PCB上的电路不要切痕PCB，切痕附近的线迹可能导致不希望的环路采用多层板密封电源和地板层之间的线迹避免大的开环板层结构采用多点接地使高频地阻抗低保持地引脚短于波长的1/20,以防止辐射和保证低阻抗线路安排降噪技术包括用45。而不是90。线迹转向，90。转向会增加电容并导致传输线特性阻抗

5、变化保持相邻激励线迹之间的间距大于线迹的宽度以使串扰最小时钟信号环路面积应尽量小高速线路和时钟信号线要短和直接连接敏感的线迹不要与传输高电流快速开关转换信号的线迹并行不要有浮空数字输入，以防止不必要的开关转换和噪声产生避免在晶振和其它固有噪声电路下面有供电线迹相应的电源、地、信号和回路线迹要平行以消除噪声保持时钟线、总线和片使能与输入/输出线和连接器分隔路线时钟信号正交I/O信号为使串扰最小，线迹用直角交叉和散置地线PCB联接器接机壳地，这为防止电路边界处的辐射提供屏蔽保护关键线迹（用4密耳到8

6、密耳线迹以使电感最小，路线紧靠地板层，板层之间夹层结构，保护夹层的每一边都有地）滤波技术包括：对电源线和所有进入PCB的信号进行滤波在IC的每一个点原引脚用高频低电感陶瓷电容（14MHz用0.1UF，超过15MHz用0.01UF）进行去耦在器件引线处对电源/地去耦用多级滤波来衰减多频段电源噪声旁路模拟电路的所有电源供电和基准电压引脚旁路快速开关器件其它降噪设计技术有：把晶振安装嵌入到板上并接地用串联终端使谐振和传输反射最小，负载和线之间的阻抗失配会导致信号部分反射，反射包括瞬时扰动和过冲，这会产

7、生很大的EMI安排邻近地线紧靠信号线以便更有效地阻止出现电场把去耦线驱动器和接收器适当地放置在紧靠实际的I/O接口处，这可降低到PCB其它电路的耦合，并使辐射和敏感度降低对有干扰的引线进行屏蔽和绞在一起以消除PCB上的相互耦合在感性负载上用箝位二极管在适当的地方加屏蔽EMC是DSP系统设计所要考虑的重要问题，应采用适当的降噪技术使DSP系统符合EMC要求