应用 verilog hdl 进行数字系统设计实例

应用 verilog hdl 进行数字系统设计实例

ID:34391655

大小:232.23 KB

页数:6页

时间:2019-03-05

应用 verilog hdl 进行数字系统设计实例_第1页
应用 verilog hdl 进行数字系统设计实例_第2页
应用 verilog hdl 进行数字系统设计实例_第3页
应用 verilog hdl 进行数字系统设计实例_第4页
应用 verilog hdl 进行数字系统设计实例_第5页
资源描述:

《应用 verilog hdl 进行数字系统设计实例》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电子零件城www.epcity.com元件套件咨询教学代研应用VerilogHDL进行数字系统设计实例夏薇胡邦昀(华东师范大学电子科学技术系研上海200062)【摘要】本文介绍了VerilogHDL设计方法;在Lattice公司的ispDesignExpert设计软件上用VerilogHDL设计了电梯控制器,并成功地进行了仿真和验证。【关键词】VerilogHDL电子设计自动化EDA数字系统设计可编程逻辑器件1引言“数字化地球”、“数字化城市”,这些概念越来越深入人心。数字技术的应用也从各个方面渗透到了人们的生活之中。数字系统的发展随着器件和集成技术

2、的发展越来越快。数字器件经历了从SSI、MSI、LSI到VLSI,直到如今的SOC(SystemOnChip,系统芯片)。PLD(ProgrammableLogicDevice,可编程逻辑器件)属于最具有代表性的IC芯片之一。PLD是大规模集成电路技术的飞速发展与计算机辅助设计(CAD)、计算机辅助制造(CAM)和计算机辅助测试(CAT)相结合的一种产物,是数字逻辑电路向着超高集成度、超低功耗、超小型封装和专用化方向发展并采用“阵列逻辑”技术生产的器件。在PLD上,工程师能根据自己的要求来实现所需要的逻辑功能。通常利用计算机辅助设计,用原理图、布尔方

3、程、状态机、HDL等方法来表示设计思想,经编译或转换后形成jedec文件或目标机器能接受的文件格式,通过编程器和下载线,下载到目标器件中。这就将PLD设计成了符合用户要求的ASIC了〔1〕。本文重点要探讨的是用VerilogHDL来设计数字电路。在Lattice公司的ispDesignExpert设计软件上用VerilogHDL设计了电梯控制器,成功地进行了波形仿真,并下载到实验板上进行了验证。2VerilogHDL设计方法概述硬件描述语言(HDL)是一种用文本形式来描述和设计电路的语言。它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想,然

4、后利用EDA工具进行仿真,自动综合到门级电路,再用ASIC或FPGA实现其功能。目前,这种称之为高层设计(HighLevelDesign)[2]的方法已经被广泛采用。HDL已经成功地应用于系统开发的设计、综合、仿真和验证等各个阶段。目前应用得比较广泛的硬件描述语言是VHDL和VerilogHDL,它们也已经先后成为了IEEE标准。VerilogHDL早在1983年就已经推出,拥有比VHDL更广泛的设计群体,成熟的资源也更为丰富。与VHDL相比,最大的优点在于,VerilogHDL是一种非常容易掌握的硬件描述语言。而VHDL由于不太直观,需要有Ada编

5、程基础,一般认为至少需要半年以上的专业培[1]训,才能掌握VHDL的基本设计技术。1电子零件城www.epcity.com元件套件咨询教学代研采用VerilogHDL进行设计时,可以采用自顶向下(Top-Down)的设计。利用层次化、结构化设计方法,一个完整的硬件设计任务首先划分为若干个可操作的模块,编制出相应的模型(行为的或结构的),通过仿真加以验证后,再把这些模块分配给下一底层设计师。到了底层具体电路的设计时是自底向上逐步实现的。模块设计流程主要由两大部分组成:①设计开发,编写设计文件→综合到布局布线→投片生成。②设计验证,就是进行各种仿真。如果

6、在仿真过程中发现问题就返回设计。3用VerilogHDL设计一个电梯控制器的实例下面我们用一个设计实例来说明VerilogHDL的设计基本规则。设计目标是一个电梯控制器。软件平台是Lattice公司的ispDesignExpert。3.1功能要求图1电梯控制器功能图设计一个0~7层的电梯控制器。要求能够用7段LED数码管显示出电梯当前所处的楼层;8个电梯指示灯分别代表电梯所在的层数,当电梯处于I层时,第I个指示灯要亮;外部控键决定电梯是上升还是下降;当电梯上升时,用LED点阵显示出“↑”,当电梯下降时,用该点阵显示出“↓”。图1为功能图。3.2工作原

7、理按照自顶向下设计的思路,我们先分配好各个模块的功能。如图1所示,将其分成三个部分:数码管显示;指示灯显示;点阵显示。这三部分共用数据总线,但分别有各自独立的控制总线。因此,是用控制总线来分别选中各个模块,分时利用数据总线。数码管部分指示灯部分点阵部分控制信号Dpy2Dpy7Dpy0数据信号D0~D3D0~D7D0~D6设计的第一步,就是先分配时序。考虑到要求三个模块的显示效果都要好,可以使数码管部分和指示灯部分的刷新频率一样,规定为clk=8Hz;点阵部分上升,下降箭头的显示刷新频率要求较快,clk=8×30=240Hz。2电子零件城www.epc

8、ity.com元件套件咨询教学代研图2指示灯模块图采用查询状态方式决定各个时刻应该向数据总线D上送什么数据,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。