实验指导书new

实验指导书new

ID:34486364

大小:306.31 KB

页数:26页

时间:2019-03-06

实验指导书new_第1页
实验指导书new_第2页
实验指导书new_第3页
实验指导书new_第4页
实验指导书new_第5页
资源描述:

《实验指导书new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、EDA技术实验指导书闽江学院物理学与电子信息工程系电子教研室编2004年2月9日EDA技术实验讲义-1-目录实验一组合逻辑电路设计实验二扫描显示电路的驱动实验三计数器及时序电路实验四数字钟实验五函数发生器实验六模拟信号的检测附录一:实验系统介绍附录二:参考设计实例物理与电子信息工程系电子教研室EDA技术实验讲义-1-实验一组合逻辑电路的设计一、实验目的:1,掌握组合逻辑电路的设计方法。2,掌握组合逻辑电路的静态测试方法。3,加深PLD设计的过程,并比较原理图输入和文本输入的优劣。二、实验的硬件要求:

2、1,输入:按键开关(常高)4个;拨码开关4位。2,输出:LED灯。3,主芯片:AlteraEPF10K10LC84-4或EPM7148SLC84-15。三、实验内容及预习要求:1,设计一个四舍五入判别电路,其输入为8421BCD码,要求当输入大于或等于5时,判别电路输出为1,反之为0。要求:(1)输入的8421BCD码引脚分别有D3、D2、D1、D0表示;输出用OUT表示;(2)分别采用电路图输入方法和AHDL语言输入方法完成上述设计;(3)采用计算机仿真查看设计能否满足要求;2,设计四个开关控制一

3、盏灯的逻辑电路,要求合任一开关,灯亮;断任一开关,灯灭。(即任一开关的合断改变原来灯亮灭的状态)。要求:(1)输入的四个开关量分别用K4、K3、K2、K1表示;输出用OUT表示;(2)分别采用电路图输入方法和AHDL语言输入方法并采用TABLE语句完成上述设计;(3)采用计算机仿真查看设计能否满足要求;3,设计一优先权排队电路,其框图如下:要求:(1)排队顺序:A=1最高优先级B=1次高优先级C=1最低优先级要求输出端最高只能有一端为“1”,即只能是优先级较高的输入端所对应的输出端为“1”。(2)输

4、入的三个开量分别用A、B、C引脚表示;输出分别用A-OUT,B-OUT,C-OUT引脚表示;(3)别采用电路图输入方法和AHDL语言输入方法并采用IF-THEN语句完成上述设计;(4)采用计算机仿真查看设计能否满足要求;物理与电子信息工程系电子教研室EDA技术实验讲义-2-四、实验连线:1,四位拨码开关连D3,D2,D1,D0信号对应的管脚。OUT输出信号管脚接LED灯。2,四位按键开关分别连K1,K2,K3,K4信号对应的管脚。OUT输出信号管脚接LED灯。3,A、B、C信号对应管脚分别连三个按键

5、开关。输出A-OUT,B-OUT,C-OUT信号对应的管脚分别连三个LED灯。五、实验报告要求(1)对于原理图设计要求有设计过程。对于AHDL语言设计要求有源码。(2)详细论述实验步骤。(3)详细论述仿真步骤,并作出仿真结果。(4)写一些对于两种硬件设计输入法的优劣心得。六、参考仿真结果1,4SE5RU2,3PaiDui_13,4kaiguan物理与电子信息工程系电子教研室EDA技术实验讲义-3-实验二扫描显示电路的驱动一、实验目的:(1)了解教学系统中8位八段数码管显示模块的工作原理,设计标准扫描

6、驱动电路模块,以备后面实验调用。(2)学会电路图输入方法和AHDL语言方法输入的混合使用。二、硬件要求:AlteraEPF10K10LC84-4或EPM7148SLC84-15,时钟8位八段数码管显示器拨码开关4位。三、实验内容及预习要求:1,用四位拨码开关产生8421BCD码,用AHDL语方言设计一七段数码管译码电路,译码电路为7段数码管的字形显示驱动信号(A-G)。用74161设计一扫描驱动电路输出片选地址SEL[2..0]。由SEL[2..0]和A..G决定了8位中的哪一位显示和显示什么字形。

7、变化的快慢决定了扫描频率(CLK)的快慢(时钟频率>40HZ)。要求:(1)输入的8421BCD码引脚分别有D3、D2、D1、D0表示;(2)输入的时钟用CLK表示(3)系统具有复位功能,复位引脚用RESET表示;(4)输出的七段代码引脚分别用A、B、C、D、E、F、G表示;输出的片选信号分别用SEL0-SEL2表示;(5)采用计算机仿真查看设计能否满足要求;2,编一个简单的从0-F轮换显示十六进制数的电路。提示:可采用74161产生四位8421码[SEL3..0]并产片选信号[SEL2..0]。用

8、AHDL语方言设计一七段数码管译码电路,译码电路为7段数码管的字形显示驱动信号(A-G)。把四位8421码[SEL3..0]连接到七段数码管译码电路的输入端,正确连线可实现上述设计功能。要求:(1)输入的时钟用CLK表示(时钟频率<2HZ);(2)系统具有复位功能,复位引脚用RESET表示;(3)输出的七段代码引脚分别用A、B、C、D、E、F、G表示;输出的片选信号分别用SEL0-SEL2表示;(4)采用计算机仿真查看设计能否满足要求;四实验连线:(1)输入信号:D3

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。