基于sopc的网络模块设计与实现new

基于sopc的网络模块设计与实现new

ID:34558578

大小:979.69 KB

页数:6页

时间:2019-03-07

基于sopc的网络模块设计与实现new_第1页
基于sopc的网络模块设计与实现new_第2页
基于sopc的网络模块设计与实现new_第3页
基于sopc的网络模块设计与实现new_第4页
基于sopc的网络模块设计与实现new_第5页
资源描述:

《基于sopc的网络模块设计与实现new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电子器件及应用doi:10.3969/j.issn.1563-4795.2012.04.004基于SoPC的网络模块设计与实现12魏丙涛,赵丽敏(1.华北计算机系统工程研究所,北京100083;2.德州学院计算机系,山东德州253300)摘要:在Altera公司提供的QuartusⅡ软件中开发网络模块控制器并在SoPCBuilder中将其作为一个独立的IP核集成到SoPC中,通过软件驱动控制器实现网络模块收发等操作,发挥其设计灵活、集成度高、收发速度快等优点,为SoPC设计中网络功能提供了新的方案。关键词:SoPC;NIOSⅡ;网络模块网络

2、模块是网络设备中必不可少的部分,随JTAG调试模块等。本设计通过Altera公司的FPGA着近年来物联网技术的高速发展,对互联设备的芯片和NIOSⅡ嵌入式系统实现SoPC。网络模块提出的更高要求。本文提出了基于NIOS1系统总体方案设计Ⅱ的SoPC系统设计与实现的网络模块。美国Altera公司于2000年提出了SoPC(SystemAltera公司的SoPCBuilder为建立SoPC设计提供onaProgrammableChip,可编程片上系统)技术,了标准化的图形环境,SoPCBuilder包含在Quartus并同时推出了相应的开发软件

3、QuartusⅡ及硬件平Ⅱ软件中。SoPCBuilder帮助设计者自动完成系统台FPGA(Field-ProgrammableGateArray)。SoPC具集成的工作,SoPC提供了直观的图形用户界面备嵌入式处理器内核,具有丰富的IP核资源可供(GUI),帮助设计者添加和配置系统所需的外设选择,拥有足够的片上可编程逻辑资源,提供处(包括存储器、定制外设和IP模块),根据设计者的理器调试接口和FPGA编程接口,具有单芯片、低要求将这些外设与处理器连接在一起,并自动完功耗、小封装等的优点。NIOSⅡ是Altera公司发布成外设和存储器的地址映

4、射、中断控制和总线控的软核处理器,其最大特点是可配置性较好,即制等工作。完成系统配置之后,SoPCBuilder根据用户可根据自己的标准定制处理器,按照需求选要求生成VHDL或VerilogHDL的系统级设计代码,择合适的外设、存储器和接口。此外还可以轻松并自动生成部分外设的硬件抽象层(HAL)代码和集成自己专有的功能,使设计具有独特的竞争优底层硬件驱动代码,为软件开发做好准备。图2所势。NiosⅡ软核处理器的原理框图如图1所示,其示为SoPCBuilder为本次设计生成的系统模块的应中对用户可见的单元电路包括存储器文件、算术用实例。逻辑单

5、元(ALU)、与用户自定义指令逻辑的接口、异常控制器、中断控制器、指令总线、数据总线、2网络模块设计与实现指令及数据缓存、紧密耦合存储器接口电路及SoPC系统设计流程如图3所示。设计者根据任收稿日期:2012-02-22务要求决定系统需求,用SoPCBuilder建立自己的14电子器件及应用图1NiosⅡ软核处理器原理框图图2SoPCBuilder生成的系统模块实例SoPC系统。在硬件方面,建立一个顶层设计文件,将生成的SoPC系统例化,并设置引脚分配、时序要求及其它设计约束,然后编译硬件设计并将FP-图3SoPC系统设计流程GA设计下载到

6、目标板中。在软件方面,用NiosⅡ指令缓存。NIOSⅡ/f的最好性能可达到101MIPS。IDE开发应用软件,在其中使用NiosⅡ指令仿真器将NIOSⅡ处理器的复位地址设置为cfi_flash,其为运行并调试软件。之后将可执行软件下载到目标非易失存储器Flash。将NIOSⅡ处理器的异常地址板上的NiosⅡ系统中,在目标板上运行调试软件,设置为sdram_0,其为掉电易失的存储器SDRAM。并对设计的不足进行改进。在“JTAGDebugModule”标签下选择Level1,此2.1硬件模块设计时占用逻辑资源最少,为300-400逻辑单元,2

7、个[4]系统选用Altera公司CycloneⅡ系列的M4KRAM块。EP2C35F672C6,构建一个基于NIOSⅡ的SoPC系网络模块选用DAVICOM半导体公司的统。本设计中,NIOSⅡCPU负责网络模块的控DM9000A。DM9000A集成了带有通用处理器接口制、数据的传输以及I/O接口等功能,故选用高端的MAC和PHY,支持100Base-T应用,带有auto-NIOSⅡ/f内核以满足所要求的功能,其约占1400-MDIX,支持10Mb/s和100Mb/s的全双工操作。1800个逻辑单元,3个M4KRAM块,可以用来增加DM900

8、0A既可支持8位处理器,也可支持16位处理15电子器件及应用[5]器接口。DM9000A完全兼容IEEE802.3u规范,支iRST_N,持IP/TCP/UDP求和检验,支持半双

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。