数字电子技术课程设计(电子秒表)

《数字电子技术课程设计(电子秒表)》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、数字电子技术课程设计报告题目：电子秒表的设计专业：班级：姓名：指导教师：17课程设计任务书学生班级：学生姓名：学号：设计名称：电子秒表的设计起止日期：指导教师：周珍艮17设计要求：1、明确设计题目，确定方案。对于考虑的方案，经过比较后，确定选择哪个方案。2、单元电路的设计和元器件的选择。要列出元器件清单3、画出完整的电路原理图和必要的波形图，并说明主要工作原理。4、计算出各元器件的主要参数，并标在电路图中恰当的位置。5、画出电路图。6、对电路性能进行测试，并分析是否满足要求。7、按要求撰写课程设计报告。报告内容包括目录、正文（概述，硬件原理图介绍，需要的元器件清单）

2、、结论（设计的电路性能测试及总结，设计过程中遇到的问题及解决方法，心得等）、参考文献、附录（可有可无）等。目录绪论-------------------------------------4第一章、设计要求1.1设计任务及目的----------------------17----------51.2系统总体框图--------------------------------51.3、设计方案分析-------------------------------6第二章、电路工作原理及相关调试2.1电路工作原理------------------------------

3、---72.1相关调试-------------------------------------11第三章、实验总结附录A电子秒表原理图附录B相关波形元件清单参考文献17绪论随着电子技术的发展，电子技术在各个领域的运用也越来越广泛，渗透到人们日常生活的方方面面，掌握必要的电工电子知识已经成为当代大学生特别是理工类大学生必备的素质之一。电子秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、二一五一十进制异步加法记数器、数据选择器和显示译码器等组成。整个秒表需有一个清零/启动信号和一个停止/保持信号装置，以便秒表能随意停止及启动，计数器的输出全都

4、为BCD码输出，方便显示译码器连接。本次设计基于简单易行的原则，秒表显示以0.1s为最小单位，最大量程为9.9s，采用七段数码管作为显示部分，以此来达到基本设计要求.我门设计的秒表，是以555定时器为核心，以分频、计数与译码显示模块为主要构成部分的电子秒表的设计方案，充分利用数字电路的计数、译码、显示的优良特性，使整个设计达到了比较满意的效果。基本电路主要有时基产生电路、电源电路、分频电路、计数与译码电路（包括显示电路）、开关按钮电路。所设计的电子秒表达到了设计要求的各项指标，并且在这个基础上进行了功能扩展，系统具有随时启动、停止以及清零功能。这次设计中不但对以前的

5、知识进行巩固，而且学会了更多的新知识，提高思维、强化动手能力，能够更好地适应和走上工作岗位，为以后的就业打下一定的基础。关键字：时基电路、分频器、计数器、译码器、BCD码17第一章、电路设计要求1.1设计任务及目的一、设计任务用中小规模集成电路设计一个电子秒表，基本要求如下：1．能显示两位数10进制数，其计数范围0.0——9.9。2．具有清零、预置数、停止等功能。二、设计目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。2、学习电子秒表的调试方法。1.2系统总体框图电子秒表主要有分频器、计数模块、功能控制模块、势能控

6、制模块和显示输出模块组成。系统框图如图1所示。系统功能要求：(1)具有时钟秒表系统功能要求显示功能，用4个数码管分别显示17秒和百分秒。(2)具有3种功能状态：系统时间运行状态，系统时间至零状态，时钟正常显示状态，通过输入控制信号可以使系统在这3个状态之间切换，使数码管显示相应状态的时间； (3)开启时间设定、关闭时间设定可通过控制信号中的时间调节来设置，在秒设置方面每按一下，秒就会自动加1，采用60进制计数，当计数到59时又会恢复为00；百分秒设置方面每按一下，百分秒会自动加1，采用100进制计数，当计数到99时，向上进位并恢复00。系统时间可以同单独的至零信号，

7、将数码管显示时间直接恢复到00.00状态。1.3设计方案分析(1).基准脉冲器根据设计要求，最小单位为0.1秒，为减小计时误差，依次脉冲源产生100Hz信号。此信号用555计时器构成的多谐振荡器产生。根据公式频率f=1.44/[（R1+2R2）C1设置合适的阻容参数，使脉冲源产生100Hz的脉冲信号。(2).计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元，首先用一个74LS90对多谐振荡器产生的100Hz的脉冲信号进行十分频，然后，将输出端QD取得周期为0.1S的矩形脉冲送入图二中右边的计数器中，图中两计数器都接成8421码十进制17形