网工复习要点

网工复习要点

ID:36314035

大小:38.50 KB

页数:7页

时间:2019-05-09

网工复习要点_第1页
网工复习要点_第2页
网工复习要点_第3页
网工复习要点_第4页
网工复习要点_第5页
资源描述:

《网工复习要点》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、网络工程师复习要点第一章计算机硬件基础1.计算机结构1.1计算机体系结构分类常见的分类方法:Fllynn,冯氏分类两种Flynn分类法:它是根据指令流,数据流和多倍兴3方面进行分类(1)冯氏分类法:以计算机系统在单位时间内所能够处理的最大二进制位数的分类1.2计算机的硬件组成计算机硬件由运算器、控制器、存储器、输入设备、输出设备5大设备组成运算器和控制器组成中央处理器(cpu)运算器:ALU(算术、逻辑单元)、寄存器、多路转换器、数据总线;控制器:程序计数器(pc)、指令存储器、指令译码器、状态/条件寄存器、时序发生器、微操作信号发生器系统总线:数据总线DB、地址总线AB、控

2、制总线CB1.3CPU特性指令周期(机器周期):取出并执行一条指令所需的时间:总线周期(主振周期):CPU从存储器或I/O端口存取一个字节所需的时间;时钟周期:CPU处理动作的最小单位总线数据传输率=时钟频率/每个总线包含的时钟周期数X每个总线周期传送的字节数每秒指令数=时钟频率/每个总线包含的时钟周期数/指令平均占用总线周期数1.4指令系统基础指令:操作码和地址码码长≥log2(操作码数)立即寻址:直接给出操作数而非地址。直接寻址:直接给出操作数地址或所在寄存器号(寄存器寻址)间接寻址:给出的是指向操作数地址的地址。变址寻址:给出的地址需与特定的地址值累加从而得出操作数地址

3、。1.5精简指令计算机(RISC)与复杂指令计算机(CISC)P=IxCPIxT目前RISC处理技术的发展方向是采用并行处理技术大幅度提高运算速度1.6流水线技术(1)计算执行时间:Nt+(k-1)t【流水线周期制等于最慢的那个指令的周期】流水线的吞吐率(任务数/完成时间)、加速比(不采用流水线的执行时间/采用流水线的执行时间)1.7并行处理技术并行性是指在同一时间时刻或同一时间间隔内完成两种或两种以上性质相同或不同的工作,只要在时间上互相重叠,都存在并行性。时间重叠、资源重复、资源共享2存储器2.1存储器系统特征存储器的性能:存取时间:(随机)完成一次读/写所花的时间;(非

4、随机)将读/写装置移动的目的的置所花的时间存储器带宽:1/存储器周期X每周期可访问的字节数数据传输率:每秒输入/输出的数据位数(随机)传输率R=1/存储器周期;(非随机)读写N位所需的平均时间=平均存取时间=N位/数据传输率。2.2主存储器基础(1)主存储的种类RAM:随机存储器,可读/写,断电后数据无法保存,只能暂存数据。SRAM:静态随机存储器,在不断电是信息能够一直保持。DRAM:动态存储器,需要定时刷新以维持信息不丢失。ROM:只存储器读,出厂前用掩膜技术写入,常用于存放BIOS和微程序控制。PROM:可编程ROM,只能够一次写入,需要特殊电子设备进行写入。闪速存储器

5、:现在的U盘使用的种类,可以快速写入。(2)主存储器的组成(W/w)X(B/b)(3)主存储器的地址编码通常采用十六进制表示,例如地址从A4000H~CBFFFH,则表示有(CBFFF-A4000)+1字节,即28000H字节,也就是163840字节,等于160K。2.3Cache(1)Cache原理、命中率、失效率使用Cache改善系统性能的主要依据是程序的局部性原理如果Cache的访问命中率为h(通常1-h就是Cache的失效率),而Cache的访问周期时间是T1,主存储器的访问周期时间是T2,则整个系统的平访存时间应该是:T3=hxT1+(1-h)xT2(2)Cache

6、淘汰算法常见的三种方法:随机淘汰、先进先出(FIFO)淘汰、最近最少使用(LRU)淘汰发法(平均命中率最高)(3)Cache存储器的写操作写直达(写Cache时,同时写主存)、写回(写Cache时不马上写主存,而是等其淘汰时回写)、标记法。2.4磁盘存储器计算磁道数:(外半径-内半径)X道密度X记录面数(硬盘的第一面与最后一面是保护用的,要减掉)非格式容量=位密度X最内圈直径X总磁道数格式化容量=每道扇区数X扇区容量X总磁道数平均数据传输速率=每道扇区容量X盘片转数存取时间=寻道时间+等待时间3.输入/输出系统3.1设备总线及系统总线IDE:最常用的磁盘接口USB:是以计算机

7、为主站,它最大可连接127个设备。USB的速度是1.2Mbps,USB2.0的速度达到480Mbps,并且支持热插插拔第二章操作系统基础1.操作系统原理1.1进程的基本概念进程是一个程序关于某个数据集的一次运行,具有动态性和并发性,由进程控制块、程序和数据构成的;三种状态:运行、就绪、阻塞运行态:占用CPU的时候,表示正在运行;就绪态:万事俱备,只欠CPU资源这一“东风”;阻塞态:进入阻塞态通常是因为在等待I/O完成或等待分配到所需资源。1.2信号量与P、V操作进程之间存在互斥(都需要共享独占性资源时)

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。