《互连与互连优化》PPT课件

《《互连与互连优化》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第14章互连CopingwithInternection集成电路设计系列庄奕琪主讲本章概要概述互连电阻互连电容互连电感互连延时模型互连按比例缩小互连延时优化串扰布局布线片上网络本章参考书JanM.Rabaeyetal.，DigitalIntegratedCircuit：ADesignPerspective，2rdEdition，AnanthaChandrakasan，BorivojeNikolic，2003.Chapters3&9。中译本：周润德等译，数字集成电路-电路、系统与设计，电子工业出版社，2004.10。第3章和第9章。JohnP.Uy

2、emura,IntroductiontoVLSICircuitsandSystems,JohnWiley&Sons,Inc.,2002.Chapters14.中译本：周润德译，超大规模集成电路与系统导论，电子工业出版社，2004.1。第14章。14.1概述现代IC中的互连铝互连（>0.25μm工艺,四层）铜互连（≤0.25μm工艺，七层）14.1概述互连的发展趋势14.1概述互连线电路图实际视图14.1概述互连的寄生参数串联电阻自身电感对地电容线间电容寄生电阻寄生电容寄生电感14.1概述分析简化条件考虑了导线的大部分寄生参数只考虑电容的模型若导线

3、的电阻很大，可以不考虑电感若导线的电阻较小且较短，可以只考虑电容若导线的电阻很小且较长，则需考虑电感若导线的平均间距很大，可以不考虑线间电容14.1概述互连尺寸变化的影响14.1概述互连对延迟的贡献线长线厚电阻率(1/σ)线宽纵向参数由工艺决定：t，ρ(σ)横向参数由版图决定：l，wRline越小，允许通过互连线的电流越大，互连延迟越小14.2互连电阻如何计算互连电阻？薄层电阻方块数与版图尺寸无关14.2互连电阻薄层电阻14.2互连电阻常用导体的电阻率与薄层电阻←电阻率（可能用于互连的金属材料）薄层电阻（传统工艺中可用作互连的材料）不同粗细带拐

4、角不同工艺层14.2互连电阻电阻计算实例14.2互连电阻接触电阻接触电阻互连与硅及多晶之间的接触（有源接触孔）不同互连层之间的接触（通孔）降低接触电阻的途径信号线尽量保持在同一层上增大接触孔，但效果不明显（因电流集聚效应使电流集中在接触孔的周边）增多接触孔0.25μmCMOS工艺接触电阻典型值有源接触孔5～20Ω通孔1～5Ω14.2互连电阻实例:Intel0.25μm工艺5metallayersTi/Al-Cu/Ti/TiNPolysilicondielectric14.2互连电阻趋肤效应趋肤效应：在非常高的频率下，电流主要在导体的表面流动，其电

5、流密度随进入导体的深度而呈指数下降趋肤深度：电流下降到其额定值的1/e时所处的深度临界频率：趋肤深度达到导体最大尺寸（W或H）的1/2时的频率f>fs时导体单位长度电阻导体的电阻率周围电介质的介电常数信号的频率铝在1GHz下的δ=2.6μm14.2互连电阻铝导线的趋肤效应衬底为SiO214.3互连电容互连系统中的电容导线对衬底的电容底面边缘导线之间的电容同层异层第2层互连第1层互连14.3互连电容互连电容的影响因素互连线的形状与尺寸互连线与衬底的距离互连线周围的介质互连线与周围导线的距离14.3互连电容互连与衬底间的电容互连与衬底间的电容成为电路

6、负载电容的一部分绝缘介质的介电常数14.3互连电容不考虑边缘效应的电容计算电介质衬底LWHTox电场线电流氧化层厚度14.3互连电容考虑边缘效应的电容计算:模型1实例边缘效应影响项侧面效应影响项14.3互连电容考虑边缘效应的电容计算:模型214.3互连电容电容随线宽/介质厚度比的变化介质为SiO2tdi为介质厚度平板电容总电容导线厚度/介质厚度比导线宽度/介质厚度比14.3互连电容电容与尺寸的关系第1层铝第2层铝第3层铝第4层铝第5层铝14.3互连电容实例:0.25μmCMOS工艺(1)边缘电容平面电容下极板→上极板电容平均值（平面电容aF/μ

7、m2，边缘电容aF/μm)14.3互连电容实例:0.25μmCMOS工艺(2)最小间距下单位长度线间电容的平均值（aF/μm)位于第1层铝上的10cm长、1μm宽的导线：平面电容3pF边缘电容8pF总的对地电容11pF最小间距下的线间电容9.5pF14.4互连电感电感的来源14.4互连电感电感的估算与作用电感的估算当周边电介质的介电常数为ε、导磁率为μ时，一条导线单位长度的电容c和电感l满足以下关系电感对电路性能的影响振荡与过冲效应阻抗失配引起的信号反射导线间的电感耦合Ldi/dt引起的开关噪声何时需考虑电感很长的互连线极高的频率：～1GHz低电

8、阻率的互连材料；如Cu互连线的信号会被延迟τ的时间。对于高速电路，有可能f>1/τ（即T<τ），这个延迟需要考虑，即要求尽量缩短τ，亦即