基于Matlab与ISE工具的联合逻辑设计方法

《基于Matlab与ISE工具的联合逻辑设计方法》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、全国抗恶劣环境计算机第十九届学术年会论文集基于Matlab与ISE工具的联合逻辑设计方法谢建春郝建中航工业航空计算技术研究所西安710068摘要：介绍了一种使用Matlab和ISE工具联合进行逻辑设计的方法。该方法先使用Matlab编写好算法设计程序，再用XilinxISE软件包中的AccelDSP工具完成验证算法浮点运算效果，分析程序，将源程序量化生成定点程序，验证算法定点运算效果，将定点程序转换成RTL设计，验证RTL，综合RTL等功能。最终的设计能够直接在相应的硬件器件上运行。关键词lMatlabISE工具量

2、化RTL综合引言通常的电子线路逻辑设计人员，通常具有完备的硬件设计知识并能熟练运用硬件设计语言。但是在相应硬件系统中实现某些复杂算法时，逻辑设计人员还是可能遇到以下问题【l】。·算法结构复杂，功能模块较多，相互之间的协作与数据传递较难实现；·数字系统的某些参数不好确定，例如环路参数等；·包含较大范围反馈环节的数字系统，设计比较困难。实际上这些问题的产生主要是因为传统设计过程中系统方案设计和原理性仿真由专门的算法设计人员完成。而算法设计人员通常只关注算法结构的设计与优化，对底层硬件如何实现算法却并不关心。本文的联合逻

3、辑设计方法针对在FPGA中实现数字信号处理算法中遇到的问题和困难，由算法设计人员使用Manab语言直接编写算法程序，再通过ISE工具圆将该程序转化为VHDL程序，最终可在FPGA上运行。该方法主要包括以下几大步骤：钆编写遵循一定规则的浮点MaⅡab算法程序，启动MaⅡab运行该程序后，观测经过浮点运算后的算法执行结果：收稿日期：2009--07-03b．启动XilinxAccelDSP工具，将该程序分析并转化为定点数Matlab程序后，同样启动Matlab验证定点程序计算结果；C．由AccelDSP将定点程序转化为

4、RTL模型，进行验证和综合后，最后将其实现在相应型号的FPGA上本文方法拉近了算法设计人员与硬件设计之间的距离，并提高了数字信号处理算法FPGA设计实现的效率。1联合逻辑设计方法图1给出了本文联合逻辑设计方法的详细流程。在实际过程中，该方法有几个需要注意的地方。下面给出详细说明。1．1编写Matlab程序的规则在一个AccelDSP工程中编写Matlab程序时，一般要创建两个M文件。一个为主程序，通常命名为××_script．m。另一个为运算程序，通常命名为××．m。主程序M文件中包含对算法整体结构的描述以及对运算

5、程序的循环调用结构。该循环结构示例如下：fori=1：LoopNumOutVector=××(InputVector)：end该循环中的××是与运算程序同名的运算程序函数。全目抗恶劣环境计算机第十九届学术年会论史集选扦量化参数程降转化为￡：鬈：匀一：运行定点运算#序．将：磊蠹基J眄生成】验调±二二■逻辑实现二，r二一～j结束I圈1车文设计方法流程圈l_2选择浮点一定点量化参数在验证完浮点程序运算结果井进行浮点，定点分析后，就可以将浮点程序量化生成定点运算程序，同时系统会生成一份名为GenerateFixedPoin

6、tReporthtml的文件。该文件中列出了每个浮点数的数据精度，以及将该浮点数转换成定点数所使用的量化位数。一般来说，量化位数越大，量化结果越精确。但是当到达某个极限时．即使再增加量化位数，量化精度也不会增加。所虬选择如何选择合适的量化位数是⋯个关键的问题。该报告中每个浮点数的量化位数都可以由设计者调节。有了定点程序后，就再放调用Maflab验证定点运算结果，并将其与浮点运算结果比较。如果定点结果与浮点结果相差较丈．可以不断调整量化位数直到设计者对定点结果满意为止。1_3生成RTL定点模型验证并通过后．需要在Ae

7、celDSP中选定用来表示RTL的语言类别以及盯L所对应的硬件型号和配置。然后再生成肌。图2中方框标注出的区域即为RTL的配置。2实验结果对本文提出的联合逻辑设计方法，本文给出了一个设计实例，并给出部分实验结果。该设计实例的功能为生成一个完整的视额图像序列，该视频符台VESA的VGA901101A规范⋯，视频全国分辨率为13214x806，视频有效部分分辨串为1024x768，行、场扫描方向都留有规范Blank时间，刷新率60Hz。．^’蓄iii哥i倍ItW每．矿iij■r．i=再■_l。世掣l罱釜i2兰三型2掣竺

8、竺唑竺竺兰兰竺!圈悸i麓_⋯”；，lVerifyFixe二dPoin””“圈2选择肘L配置表1浮点程序与定^程序的主要参数运算结果＆较程}运算参数Hs浮点程序1083264十d叫ble行向量double行向量uinl32行向量uira32行dq量定点舞序1083264十】nt行向量im行向量lnl行向量uinL32行向量uint32行向量(量化位敷1)(i化