SOC系统时钟电路PLL IP核的研究与设计

《SOC系统时钟电路PLL IP核的研究与设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、学校代号10532学号S150700569分类号TN432密级不保密硕士学位论文SOC系统时钟电路PLLIP核的研究与设计学位申请人姓名伍锡安培养单位物理与微电子科学学院导师姓名及职称王镇道副教授学科专业电子科学与技术研究方向集成电路设计论文提交日期2018年5月10日学校代号：10532学号：S150700569密级：不保密湖南大学硕士学位论文SOC系统时钟电路PLLIP核的研究与设计学位申请人姓名：伍锡安导师姓名及职称：王镇道副教授培养单位：物理与微电子科学学院专业名称：电子科学与技术论文提交日

2、期：2018年05月10日论文答辩日期：2018年05月23日答辩委员会主席：文双春教授ResearchandDesignofSOCSystemClockCircuitPLLIPCorebyWUXi’anB.E.(XiangtanUniversity)2015AthesissubmittedinpartialsatisfactionoftherequirementsforthedegreeofMasterofScienceinElectronicsScienceandTechnologyintheG

3、raduateschoolofHunanUniversitySupervisorProfessorWangZhendaoMay,2018SOC系统时钟电路PLLIP核的研究与设计摘要集成电路的快速发展不断改善人们的生活，日益增长的社会需求促使集成电路朝着片上集成系统(SystemonChip,SOC)发展。集成系统包含许多功能模块：微处理器、存储器、模拟IP(IntellectualProperty,IP)、数字IP等模块，为了实现复杂的系统功能，这些模块都需要工作在一定的时序条件下，因此需要设计能

4、够满足各个功能模块的时钟信号源电路。基于锁相环的时钟技术具有结构简单，抖动性能好，频率范围宽，容易实现的特点，得到了大量的应用和发展，也成为了系统集成电路中时钟发生源的主要选择之一。在SOC中希望对功能模块进行IP化，因此对应用于SOC系统的时钟电路PLL(PhaseLockLoop,PLL)IP核进行研究具有十分突出的意义和价值。本文首先完成了对SOC以及PLL系统的理论研究，分析了典型PLL系统的基本框架，给出了PLL系统关键性能指标。紧接着对PLL系统基本模型进行分析和研究。对电荷泵锁相环关键

5、电路模块进行了十分详细的研究分析，特别是压控振荡器、电荷泵、环路滤波器等模拟电路模块，针对不同电路结构进行优劣势对比分析，并提出改进方法，这部分工作对后续进行PLL时钟IP核的设计提供了电路结构选择的理论基础。其次是整个PLL时钟IP核的设计实现，包括关键电路的模块设计和仿真。设计了一种新型低压低功耗伪差分环形压控振荡器，该压控振荡器以包含尾电流源的反相器为基本延时单元，并采用线性化技术改善调节线性度，该电路具有结构简单、易于实现、低压低功耗及低相位噪声的特性。利用Matlab和CadenceSpe

6、ctre对设计的PLL时钟IP核进行了系统验证，包括对它的线性特征进行建模分析、仿真验证，整体的瞬态输出验证，系统的性能指标建立时间、输出抖动等验证。最终完成整个电路系统的版图实现、后仿真及功能测试。本文最终实现的PLL时钟IP核具有10-60MHz的输入时钟范围，10-600MHz的输出时钟范围，锁定时间小于40μs，P-P抖动小于10ps，在参考时钟为25MHz，输出时钟600MHz时，芯片功耗为12mW。并且能够在要求的频率范围内实现快速锁定，稳定正常工作，满足设计要求，已成功应用到SOC系统

7、中。关键词：集成电路；SOC；压控振荡器；IP核II硕士学位论文AbstractTherapiddevelopmentofintegratedcircuitshasimproveedpeople'slivesconstantly,andthegrowingsocialdemandsdriveintegratedcircuitstowardssystemonchip(SOC).TheSOCincludesmanyfunctionalmodules:microprocessor,memory,analo

8、gIP,digitalIPetc.Inordertoachievethecomplexsystemfunctions,thesemodulesneedtoworkundercertaintimingconditions.Therefore,itisnecessarytodesignaclocksignalsourcecircuitthatcansatisfyeachfunctionalmodule.Theclocktechnologybasedonphase-lock