车载视频监控记录系统的设计

车载视频监控记录系统的设计

ID:37122922

大小:232.43 KB

页数:3页

时间:2019-05-18

车载视频监控记录系统的设计_第1页
车载视频监控记录系统的设计_第2页
车载视频监控记录系统的设计_第3页
资源描述:

《车载视频监控记录系统的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第17卷第5期电子设计工程2009年5月V01.17No.5ElectronicDesignEngineeringMav.2009车载视频监控记录系统的设计隋晓锋.甄国涌(中北大学电子测试技术国家重点实验室,山西太原O3oo51)摘要:基于ADV212的视频监控记录系统采用FPGA作为系统的主控器件。介绍了通过主机接12'HDATA总线对视频编码器ADV212的初始化。该系统设计在汽车、火车、轮船等交通工具的实际应用中可完成CM0S摄像头输出的图像信号的采集、压缩和海量存储。关键词:ADV212

2、;图像压缩;FPGA;JDATA模式中图分类号:I52.1文献标识码:A文件编号:1674—6236(2009)05—0052—03DesignofvehiclevideomonitoringmemorysystemSUIXiao—feng,ZHENGuo-yong(KeyLabofInstrumentationScience&DynamicMeasurement,Min~tryofEducation,NorthUniversityofChina,TaiYuan030051,China)Abst

3、ract:ThevehiclevideomonitoringmemorysystembasedonADV212isdesigned,inwhichFPGAisthemaincontrolchip.n1paperoferssomeadviceonhowtoinitiatethedigitalvideoeneoderADV212throulghhostinterfaceHDATAbus.IevehiclevideomonitoringmemorysystemcanberealizedofCMOSca

4、mcordervideosignalinthosefieldssuchasvehi-cle,shipping,planeete.collection,compressionandgreatcapacitymemory.Keywords:ADV212;imagecompression;FPGA;JDATAmode通过数据总线DATA[15:0】和地址总线ADRE【3:01配置1引言ADV212内部直接访问以及间接访问的寄存器,加载物流车、货车、押钞车通常是不法分子的攻击目标,如何ADV212编码模

5、式所需的固件,并设置ADV212编码参数后,能在抢劫事故发生后有效捉拿罪犯?在大中城市,交通事故ADV212才能开始硬件编码.从而产生J2C格式的视频信号。的发生率非常高,而不少事故发生后.难以判断谁是责任方,系统选用ADV212的JDATA模式在握手机制配合下通过读相互争吵.皆因不能提出有力证据。为了解决这些问题,提出使能信号读CODEFIFO,由主机接口HDATA[31:24](JDATA车辆实时视频记录要求。『7:01)输出压缩后的数据,经FPGA将数据写人Flash。压缩后车载视频监控系

6、统是将视频技术应用于汽车、火车等交的数据通过USB通讯模块读取到上位机。图l为系统硬件整通工具。其基本功能是监视并记录交通工具内外的环境状体结构框图。况。其中图像传输和存储中非常关键问题就是图像信号巨大Flash存储器的数据量,对一定容量的传输通道和存储介质造成巨大压力和困难[1】。为了节约传输带宽与存储,必须对视频信息进行高毒CMOS效压缩。该系统采用FPGA为主控中心,以ADI公司的实时摄FPGA~]器像压缩和解压缩高质量运动图像和静止数字图像的JPEG200o头编解码器ADV212为核心设

7、计和实现。上位机系统软件IISB总线2系统总体结构USB通讯模块系统复位后,以OV7648CMOS彩色图像传感器为核心图1系统硬件结构框图的摄像头输出640x480像素阵列大小,即307200个像素,为3ADV212的视频和主机接口SAV/EAV模式ITU.R—BT656YUV4:2:2格式(8位)的数字视频信号.由视频信号输出数据总线传输到ADV212的视频接(1)视频接口(VDATA总线)利用VDATA总线输入口。同时输出像素时钟PCLK,为ADV212器件提供时钟参未压缩的数据.而通过HD

8、ATA总线输出压缩后的数据。视频考。但系统复位后,ADV212编码部分不能立即接收数字视频接口支持多种格式的视频数据和静止图像输入输出,包括8信号进行JPEG2000的编码压缩。系统控制器件FPGA需要位.10位,l2位单分量格式。这些模式中,VCLK引脚必须输收稿日期:2o08-08一l9稿件编号:200808037入像素时钟信号(ADV7180LLC时钟)。该系统选用JDATA基金项目:国家自然科学基金资助项目(60575027)模式,VDATA总线的高8位VDATA[Il:4】分别与P【7

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。