实验二三态门和OC门的研究

实验二三态门和OC门的研究

ID:37242436

大小:625.81 KB

页数:12页

时间:2019-05-11

实验二三态门和OC门的研究_第1页
实验二三态门和OC门的研究_第2页
实验二三态门和OC门的研究_第3页
实验二三态门和OC门的研究_第4页
实验二三态门和OC门的研究_第5页
资源描述:

《实验二三态门和OC门的研究》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验二三态门和OC门的研究一、实验目的(1)熟悉两种特殊的门电路:三态门和OC门;(2)了解“总线”结构的工作原理。二、实验原理数字系统中,有时需把两个或两个以上集成逻辑门的输出端连接起来,完成一定的逻辑功能。普通TTL门电路的输出端是不允许直接连接的。图2_1示出了两个TTL门输出短接的情况,为简单起见,图中只画出了两个与非门的推拉式输出级。设门A处于截止状态,若不短接,输出应为高电平;设门B处于导通状态,若不短接,输出应为低电平。在把门A和门B的输出端作如图3_2_1所示连接后,从电源Vcc经门A中导通的T4、D3和门B中导通的T5到地,有了一条通路,其不良后果为:图3_2_

2、1不正常情况:普通TTL门电路输出端短接(1)输出电平既非高电平,也非低电平,而是两者之间的某一值,导致逻辑功能混乱。(2)上述通路导致输出级电流远大于正常值(正常情况下T4和T5总有一个截止),导致功耗剧增,发热增大,可能烧坏器件。集电极开路门和三态门是两种特殊的TTL电路,它们允许把输出端互相连在一起使用。1.集电极开路门(OC门)集电极开路门(Open-CollectorGate),简称OC门。它可以看成是图3_2_1所示的TTL与非门输出级中移去了T4、D3部分。集电极开路与非门的电路结构与逻辑符号如图3_2_2所示。必须指出:OC门只有在外接负载电阻Rc和电源Ec后才能

3、正常工作,如图中虚线所示。图3_2_1不正常情况:普通TTL门电路输出端短接图3_2_2集电极开路与非门由两个集电极开路与非门(0C)输出端相连组成的电路如图3_2_3所示,它们的输出:即把两个集电极开路与非门的输出相与(称为线与),完成与或非的逻辑功能。0C门主要有以下三方面的应用:(1)实现电平转换图3_2_3OC门的线与应用无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路,驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流,即必须同时满足下列四式:驱动门负载门VOH(min)≥VIH(min)VOL(max)≤VIL(max)IOH(max)≥I

4、IHIOL(max)≥IIL图3_2_3OC门的线与应用其中:VOH(min)--门电路输出高电平VOH的下限值;VOL(max)--门电路输出低电平VOL的上限值;IOH(max)--门电路带拉电流负载的能力,或称放电流能力;IOL(max)—门电路带灌电流负载的能力,或称吸电流能力;VIH(min)--为能保证电路处于导通状态的最小输入(高)电平;VIL(max)--为能保证电路处于截止状态的最大输入(低)电平。IIH—输入高电平时流入输入端的电流;IIL--输入低电平时流出输入端的电流。当74系列或74LS系列TTL电路驱动CD4000系列或74HC系列CMOS电路时,不能

5、直接驱动,因为74系列的TTL电路VOH(min)=2.4V,74LS系列的TTL电路VOH(min)=2.7V,CD4000系列的CMOS电路VIH(min)=3.5V,74HC系列CMOS电路VIH(min)=3.15V,显然不满足VOH(min)≥VIH(min)最简单的解决方法是在TTL电路的输出端与电源之间接入上拉电阻Rc,如图3_2_4所示。图3_2_4TTL(OC)门驱动CMOS电路的电平转换(2)实现多路信号采集,使两路以上的信息共用一个传输通道(总线);(3)利用电路的线与特性方便地完成某些特定的逻辑功能。在实际应用时,有时需将几个OC门的输出端短接,后面接m个

6、普通TTL与非门作为负载,如图3_2_5所示。为保证集电极开路门的输出电平符合逻辑要求,Rc的数值选择范围为:图3_2_5计算OC门外接电阻Rc的工作状态m'(7)个输入端(a)计算Rc最大值(b)计算Rc最小值图3_2_5计算OC门外接电阻Rc的工作状态其中IcEO--OC门输出三极管T5截止时的漏电流;Ec—外接电源电压值;m--TTL负载门个数;n—输出短接的OC门个数;m’—各负载门接到OC门输出端的输入端总和。Rc值的大小会影响输出波形的边沿时间,在工作速度较高时,Rc的取值应接近Rc(min)。2.三态门三态门,简称TSL(Three-stateLogic)门,是在普

7、通门电路的基础上,附加使能控制端和控制电路构成的。图3_2_6所示为三态门的结构和逻辑符号。三态门除了通常的高电平和低电平两种输出状态外,还有第三种输出状态——高阻态。处于高阻态时,电路与负载之间相当于开路。图(a)是使能端高电平有效的三态与非门,当使能端EN=1时,电路为正常的工作状态,与普通的与非门一样,实现y=;当EN=0时,为禁止工作状态,y输出呈高阻状态。图(b)是使能端低电平有效的三态与非门,当=0时,电路为正常的工作状态,实现Y=;当=1时,电路为禁止工作状态,Y输

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。