SOPC实验手册new

SOPC实验手册new

ID:37277182

大小:5.42 MB

页数:66页

时间:2019-05-20

SOPC实验手册new_第1页
SOPC实验手册new_第2页
SOPC实验手册new_第3页
SOPC实验手册new_第4页
SOPC实验手册new_第5页
资源描述:

《SOPC实验手册new》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、SOPC实验指导书SOPC实验指导书钮文良韩玺编著北京联合大学信息学院2007年12月6日SOPC实验指导书目录第1章SOPC实验系统介绍21.1系统硬件平台设计31.2系统软件实验开发71.3SOPC系统实验介绍8第2章SOPC基本概念与基本原理102.1SOPC技术102.2基于FPGA嵌入IP软核的SOPC系统112.3SOPC设计13第3章SOPC设计开发案例143.1Nios控制LED实验143.2构建比较复杂的NiosII系统实验333.3SOPC下μC/OSII操作系统移植实验423.4NiosII控制下的UART串行接

2、口通信实验463.5底板8×8点阵LED图形实验523.6VGA&SVGA接口显示器彩条信号发生器实验623.7按键控制数码管计数器实验713.8信号发生器设计实验783.9底板键盘控制SOPC实验板数码管实验883.104位按键控制下的LED、数码管SOPC计数实验943.11基于SOPC的128*64LCD显示实验1063.12基于SOPC的20*2LCD显示实验1183.13基于SOPC的步进电机实验1273.14SOPC/MCU/ARM联机设计实验之SOPC部分135SOPC实验指导书第1章SOPC实验系统介绍多功能数字实验系

3、统采用模块化设计,分为SOPC、ARM、MCU、DSP四个部分,整个实验系统涵盖了绝大多数本科教学实验的内容,各个模块之间可以自由组合,通过使能信号分时使用底板资源,使得该实验系统具有很高的灵活性和通用性。本文主要介绍SOPC(片上可编程系统)模块部分。SOPC模块的核心芯片采用Altera公司Cyclone系列EP1C6Q240C8,此型号FPGA包含5980个逻辑单元,相当于10万门级,片内有80KRAM,2个增强型锁相环。本模块的外围电路资源丰富,并留有A、B、C三条总线接口可以连接并使用项目底板上的资源,同时也可以作为用户扩展

4、之用。同时,以此硬件平台为基础,可以进行现有的大多数数字电路的设计、仿真与验证,包括IP软核的设计与验证,本模块也能进行基于NiosII处理器的SOPC系统的设计。对于本科阶段,甚至研究生阶段的学生,本模块都能很好的支持比较复杂的SOPC系统的学习、实践与自行设计。用户可以利用Altera公司提供的QuartusII软件,使用VHDL或VerilogHDL等硬件描述语言,原理图输入等多种方式,进行数字电路的设计,也可以结合NiosIIIDE软件进行SOPC系统的软硬件协同设计。本模块配套给出了跑马灯程序实验,uC/OS操作系统移植实验

5、,串口通信实验,底板点阵LED动态绘图实验,SVGA&VGA接口显示器彩条信号发生器实验,按键控制数码管实验,信号发生器实验,底板键盘控制数码管显示实验等几个SOPC系统设计的实例,可以作为学生入门SOPC系统设计的指导,学生也可以在此基础上设计更加复杂、更加综合的SOPC系统。本模块所设计的SOPC系统是基于NiosII32位嵌入式处理器软核。NiosII是一个用户可配置的通用RISC嵌入式处理器软核,使用32位的指令集结构(ISA),完全与二进制代码兼容,它是建立在第一代16位Nios处理器的基础上的,定位于广泛的嵌入式应用。Ni

6、osII处理器系列包括了三种内核——快速的(NiosII/f)、经济的(NiosII/e)和标准的(NiosII/s),每种都是针对不同的性能范围和成本而设计。在主芯片上所使用的NiosII软核中,经济型占用约600个LE,标准型占用约1200-1400个LE。用户可以从三种处理器以及超过60个的IP核中根据系统要求选择合适的组件,NiosII系统为用户提供了最基本的多功能性,可以以此来创建一个最适合需求的嵌入式系统。使用NiosII处理器是现代IT业的流行,它所具备的优点和特性可以使用户根据需要来调整嵌入式系统的特性及成本,使得产品

7、快速推向市场,扩展产品的生命周期,并且避免处理器的更新换代。1.1系统硬件平台设计本模块的外围电路有电源管理电路、4位按键、4位LED显示、串行通信接口电路、USB接口电路、VGA接口电路、时钟电路、复位电路、SDRAM、网口等,此外还预留了部分IO接至A、B、C三条总线接口上,可以使用底板资源,也可以作为进一步的系统扩展之用。本模块的基本布局图如图1-1所示。具体说明如下:主芯片:采用Altera公司Cyclone系列的FPGA:EP1C6Q240C8芯片,该芯片逻辑资源包含5980个逻辑单元(LE),2个增强型PLL,80Kbit

8、片内RAM。内部的锁相环电路具有时钟合成功能,内部实际运行的时钟可以不同于输入的时钟频率,EP1C6还可以通过内建的专用接口与单数据速率和双数据速率SDRAM连接,支持多种串行总线和网络接口。下载调试电路:本模块支持两种

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。