计算机组成与结构试卷

《计算机组成与结构试卷》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机组成与结构试卷一窗体顶端问答题1、把十进制数0.15表示成32位规格化浮点数形式，浮点数的格式如下：尾数符号1位阶码：8位，用整数、移码表示，基值为2尾数：23位(另外有1个隐藏位)，用小数、原码表示，基值为2尾数符号1位阶码：8位，用整数、移码表示，基值为2尾数：23位(另外有1个隐藏位)，用小数、原码表示，基值为2(1)用16进制分别写出这个规格化浮点数的阶码、尾数和完整的浮点数。(2)如果采用恒置"1"舍入法，这个规格化浮点数的相对误差是多少？2、在一台采用指令取消技术的RISC处理机上执行下面一段程序。每条指

2、令的执行过程都要经过"取指令"和"执行"两个周期，每个周期的延迟时间均为10ns。MOVER1，#50000；R1←常数50000LOOP:MOVER2，A(R1)；R2←从内存中取一个数 ADDR0，R2；R0←(R0)+(R2)DNER1，LOOP；R1←(R1)-1，若(R1)≠0，则转向LOOP(1)为了采用指令取消技术，改写上面的程序。(2)计算采用指令取消技术执行上面的程序能够节省多少时间？3、用16M字×8位的存储芯片构成一个64M字×16位的主存储器。要求既能够扩大存储器的容量，又能够缩短存储器的访问周期。

3、(1)计算需要多少个存储器芯片。(2)存储器芯片和主存储器的地址长度各需要多少位？(3)画出用存储器芯片构成主存储器的逻辑示意图。(4)用16进制表示的地址1234567，其体内地址和体号是多少？4、在页式虚拟存储器中，一个程序由P1～P6共6个页面组成，系统分配给这个程序的主存只有4个页面。在程序开始执行之前，P1至P4已经装入主存。程序执行过程中依次访问到的页面如下：P1，P2，P3，P4，P5，P3，P6，P5，P2，P1，P5，P2，P4，P1。分别采用LRU和OPT页面替换算法对这4页主存进行调度。(1)画出主存

4、页面替换和命中的情况表。(2)计算两种页面替换算法的页命中率。(3)假设每个数据平均被访问10次，采用LRU页面替换算法，为了使页面失效率小于10-5，计算页面大小至少应该为多少？5、在一个采用组相联映象方式的Cache系统中，主存和Cache均按字节编址，按字访问，字长为64位。Cache的容量为256KB，主存的容量为64MB。Cache的每一组有8块，每块有8个字。要求采用按地址访问方式构成相联目录表，实现主存地址到Cache地址的变换，并采用8个相等比较电路。(1)给出主存和Cache的地址格式，并标出各字段的长度

5、。(2)计算相联目录表的地址个数。(3)设计相联目录表每个地址中所存内容的格式，并标出每一个字段的长度。(4)计算每个比较电路的位数。(5)Cache地址的哪些字段可从主存地址直接得到？哪些字段必须从相联目录表得到？6、在一台单流水线处理机上执行下面的程序。每条指令都要经过"取指令"、"译码"、"执行"和"写结果"4个流水段，每个流水段的延迟时间都是5ns。执行部件的输出端有直接数据通路与它的输入端相连接，执行部件产生的条件码也直接送入控制器。K1：MOVER1,#4；R1←向量长度4K2：LOOP：MOVER2,A(R1

6、)；R2←A向量的一个元素K3：ADDR0,R2；R0←(R0)＋(R2)K4：DNER1,LOOP；R1←(R1)－1,若(R1)≠0转向LOOPK5：MOVESUN，R0；SUN←(R0)，保存结果(1)列出指令之间的所有数据相关，包括读写、写读和写写数据相关。(2)采用预测转移不成功的静态分支预测技术，画出指令流水线的时空图(可用指令序号表示)，并计算流水线的吞吐率、加速比和效率。(3)采用预测转移成功的静态分支预测技术，计算指令流水线的吞吐率、加速比和效率。7、一条3个功能段的非线性流水线的预约表如下：段周期12

7、3456S1X　X　　XS2　X　X　　S3　　　　X　(1)写出禁止向量和初始冲突向量。(2)画出调度流水线的状态图。(3)求最小启动循环和最小平均启动距离。(4)求启动距离最小的恒定循环。(5)画出流水线各功能段之间的连接图。(6)通过插入非计算延迟使流水线达到最优调度，计算该流水线的最佳启动循环。(7)画出插入非计算延迟使流水线达到最优调度的流水线预约表。8、在下列不同类型的处理机上做向量运算：D=(A+B)*C，向量长度均为4，每个周期的时间为10ns。分别计算所需的最短时间，写出简要计算过程。(1)SISD单处理

8、机，有一个通用运算部件，每3个周期做完一次加法，或每4个周期做完一次乘法。(2)流水线处理机，有一条两功能静态流水线，加法经过其中的3段，乘法经过其中的4段，每段的延迟时间均为一个周期。(3)向量处理机，有独立的加法器和乘法器，加法器采用3段流水线，乘法器采用4段流水线，每段的延迟时间均为一个周期，采用