FPGA_ASIC-多节点大容量FPGA系统的远程升级方法

《FPGA_ASIC-多节点大容量FPGA系统的远程升级方法》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛多节点大容量FPGA系统的远程升级方法作者：国防科技大学张鑫牟卫华来源：单片机与嵌入式系统应用摘要针对目前广泛使用的以大容量FPGA实现主要功能的多节点系统的远程升级问题，提出了一种基于ATmega64单片机和RS485总线以及接入以太网的主控计算机的实现方案。该方案具有低成本等显著的特点，可以简单、有效地解决许多场合多节点、大容量FPGA系统的远程升级问题，具有一定的应用价值。关键词多节点大容量FPGA远程升级ATmeg

2、a64RS485引言多节点系统，在目前的很多电子系统应用场合都可以看到。这种多节点系统由于具有结构可扩展性、功能配置的灵活性以及便于查找故障节点等良好的可维护性得到了越来越广泛的应用。通常，多节点系统各个节点的主要硬件构成有很大的相似性。特别是近年来，FPGA这个强大的平台让多节点系统各个节点的硬件构成拥有了更广泛的通用性。尤其是随着IP核技术的推广，再加上一些功能强大的CPU核的出现，如Xilinx公司提供的PicoBlaze和MicroBlaze等，使得目前的许多系统的主要功能都可以由大容量的FPGA实现，而无需再使用比较昂贵的高

3、性能微处理器。对于节点系统，这将大大降低系统成本。对于由大容量FPGA构成的多节点系统，系统的升级是一个费时费力的工作。此时，FPGA的远程升级能力就显得尤为重要。对于包含ARM、DSP、PowerPC等高性能嵌入式微处理器的多节点系统，使用这些嵌入式微处理器，采用SELECTMAP对FPGA进行加载并实现远程升级，无需增加过多的外部器件，是非常经济和高效的。但对于核心器件就是大容量FPGA的系统，如果由FPGA本身来接收升级数据并写入存储配置数据的非易失性存储器，一旦升级失败，将无法再次升级，从而限制了它在许多需要高可靠性要求或者维

4、护人员不便于到达的场合的应用；而如果单纯为了实现系http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛统的远程升级而加入价格昂贵的嵌入式微处理器，又会较大地增加系统成本和复杂性。针对这种情况，笔者设计了利用ATmega64单片机和RS485总线，加上接入以太网的主控计算机构成的远程升级系统，解决了上述问题。1系统设计1.1系统结构设计远程升级系统主要由一台接入以太网的主控计算机、半双工RS485总线以及各个子节点构成，组成结构如图1所示。主控计算机通过以太网从外部获取整个系

5、统各个节点的升级数据，然后通过RS485总线向各个子节点发送其对应的升级数据，完成多节点系统的升级。RS485总线采用一主多从的半双工方式，主控计算机为总线的主控制器，只能由它向各个节点发起通信连接，其余子节点只能响应主控计算机的控制命令。图1多节点大容量FPGA系统远程升级系统结构框图1.2节点升级原理各个节点通过RS485总线与主控计算机相连，在无升级数据时，总线可以用来传输主控计算机对各个节点的查询和控制命令。主控计算机与各个节点的通信协议可以采用具有查询控制帧、应答帧和数据帧3种帧类型的协议。只有主控计算机可以发送查询控制帧，

6、查询或设定各个节点的远程升级状态或工况信息。子节点接收主控计算机的命令和数据，发送应答帧，并完成自身的升级。2子节点的硬件设计2.1子节点硬件结构框图如图2所示，以一个由Xilinx公司的XC3S4000大容量FPGA构成的系统为例，远程升级系统子节点的硬件电路主要包括：ATmega64单片机，用于存储大容量FPGA配置数据的Flash，以及接入RS485总线http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛的半双工总线收发器。ATmega64单片机用于实现对大容量FPG

7、AXC3S4000的加载，以及从RS485总线接收FPGA的升级数据并写入拥有2MB存储空间的Flash存储器SST36VF1601C中。RS485TTL电平变换电路采用RS485收发器SP485R。图2子节点硬件结构框图2.2子节点硬件设计说明在子节点的硬件设计中，ATmega64单片机是实现整个升级功能的关键。ATmega64是基于增强的AVRRISC结构的低功耗8位CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间，ATmega64的数据吞吐率高达1MIPS/MHz，从而可以缓解系统在功耗和处理速度之间的矛盾。AVR

8、内核具有丰富的指令集和32个通用工作寄存器，并且所有的寄存器都直接与算术逻辑单元（ALU）相连接，使得1条指令可以在1个时钟周期内同时访问2个独立的寄存器。这种结构大大提高了代码效率，并且具有比普通的CISC微控制器最高