11 存储系统 Cache 内存_v1.0

《11 存储系统 Cache 内存_v1.0》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、计算机系统结构11存储系统-Cache优化策略内存张伟计算机学院©北京信息科技大学1计算机系统结构大纲回顾上节内容Cache性能分析Cache优化策略Cache优化策略内存北京信息科技大学计算机系统结构Cache性能分析（1）经常使用失效率F(命中率H)，它与硬件速度无关，但易产生误导更好的评测是平均访存时间＝命中时间＋失效率×失效开销北京信息科技大学计算机系统结构Cache性能分析（2）执行程序的CPU时间与Cache性能有密切关系CPU时间＝(CPU执行周期数＋存储器停顿周期数)×时钟周期时间只考虑Cache失效引起停顿，并将Cache命中所用时钟周期数归为

2、CPU执行时钟周期数的部分存储器停顿时钟周期数＝访存次数×失效率×失效开销北京信息科技大学计算机系统结构1.降低失效率2.减少失效开销3.减少命中时间CACHE优化策略北京信息科技大学计算机系统结构改进Cache性能平均访存时间＝命中时间＋失效率×失效开销Averagememoryaccesstime=Hittime+Missrate×Misspenalty从以下三个方面改进Cache性能1.降低失效率2.减少失效开销3.减少命中时间北京信息科技大学计算机系统结构一、降低Cache失效率提高Cache性能的经典方法是降低失效率有三类失效的原因（简称3C）1.强制失效(com

3、pulsorymiss)对一个数据块的第一次访问，该块不在Cache中的失效2.容量失效(capacitymiss)程序执行时所需的块不能全部调入Cache中，当某块被替换后又重新被访问，就会发生的失效3.冲突失效(conflictmiss)在组相联或直接映象Cache结构中，如果有太多的块映象到同一组（块）中，会出现某块被替换后又重新访问的情况，就会发生的失效北京信息科技大学计算机系统结构（1）增加Cache块大小失效率与块大小的关系①对于给定的Cache容量，当块大小增加时，失效率开始是下降，后来反而上升了②Cache容量越大，使失效率达到最低的块大小就越大原因：增加块大

4、小利用了空间局部性减少了强制失效；但同时减少Cache块数量，会加大了冲突失效块大小的选择取决于存储器延迟和带宽对高延迟和高带宽存储器，宜采用较?的Cache块对低延迟和低带宽存储器，宜采用较?的Cache块北京信息科技大学计算机系统结构（2）提高相联度两个一般性的经验规律：1.从应用角度，8路组相联在降低失效率上已经和相同容量的全相联Cache同样有效2.（2:1Cache经验规则）容量为N的直接映象Cache的失效率和容量为N/2的两路组相联Cache的失效率差不多增加块大小会在降低失效率的同时增加失效开销，提高相联度则以增加命中时间为代价TTL或ECL板级Cac

5、he，两路组相联：增加10％定制的CMOSCache,两路组相联：增加2％北京信息科技大学计算机系统结构（3）VictimCache工作过程VictimCache：在Cache和下级存储器的数据通路直接增设的一个全相联的小容量CacheVictimCache中存放由于失效而被替换的块（即victim：牺牲品）VictimCache仅在替换时发生作用，对减少冲突失效有效，特别是对于小容量的直接映象数据Cache，作用尤其明显。例如，项数为4的VictimCache:使4KBCache的冲突失效减少20%～90%北京信息科技大学计算机系统结构（4）路预测和伪相联Cache

6、(1)基本思想及工作原理(动画演示)在逻辑上把直接映象Cache的空间上下平分为两个区。对于任何一次访问，伪相联Cache先按直接映象Cache的方式去处理。若命中，则其访问过程与直接映象Cache的情况一样。若不命中，则再到另一区相应的位置去查找。若找到，则发生了伪命中，否则就只好访问下一级存储器。(2)快速命中与慢速命中要保证绝大多数命中都是快速命中。北京信息科技大学计算机系统结构路预测和伪相联Cache这种方法能够在降低冲突失效的同时，保持直接映象Cache的命中速度路预测(wayprediction)：在Cache块中另设特殊位，用来预测下一次Cache访问可能

7、会用到的路或块。预测提前选择了即将访问的块，而且只需比较一个简单的标志位。如果缺失，接着检测其他的块是否匹配伪相联(pseudoassociative)：命中时，过程与直接映象Cache一样；发生失效时，在访问下级存储器前，先检查Cache另一个位置（块），看是否匹配。确定“另一块”可以简单将索引字段最高位取反。如果这一块匹配，则发生“伪命中”。否则，只好访问下级存储器北京信息科技大学计算机系统结构（5）硬件预取技术指令和数据都可以在处理器提出访问请求之前进行预取。预取内容可