资源描述：
《基于FPGA 的频谱仪设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、刘轩等:基于FPGA的频谱仪设计27基于FPGA的频谱仪设计DesignofSpectrumAnalyzerBasedonFPGA刘轩杜梦圆陈适(武汉理工大学信息工程学院,湖北武汉430070)摘要:研究信号频谱在科研领域中具有重大意义,能直观深入地了解信号特征。采用Spartan-3E型FPGA设计一种简易的频谱分析仪。该系统主要包括信号采集、频谱搬移、数字混频、数字滤波、数字FFT和频谱观测。经测试,该系统能够分析信号带宽为(0~100)KHz,最低分辨率达到1Hz,将分析结果导入MATLAB后可观测到精确频谱。整个系统工作稳定,操作方便,且成
2、本不高。关键词:频谱分析;FPGA;快速傅里叶变换(FFT);直接数字频率合成(DDS)1整体设计方案N位数据中的高M位,D为ROM数据位。相位累加器图1为系统设计总体框图。该系统采用Spartan-3E在时钟fc的控制下以步长K作累加,输出的N位二进制型FPGA作为主芯片来进行信号的采集和数字信号算法码与相位控制字P、波形控制字W相加后截取高M位处理。系统设计遵循抽样定理,在时域内截取一段适当作为波形ROM查找表的取样地址值,对波形ROM进行长度信号,对其信号抽样量化,按照具体的步骤求取信号寻址,波形ROM输出D位的幅度码。的频谱,并通过MATLAB和仿真软件的接口
3、,对频谱进行观测。该系统最小分辨率为1Hz,可分析带宽为0~100KHz的各种信号。图2DDS的原理框图设参考时钟频率为fc,N为相位累加器的位数,则计N数容量为2。若频率控制字为K,则DDS输出频率f0=fcNNK且频率分辨率为f=fc/2。为达到输出为2400KHz的要求,考虑到实际低通滤波器性能的限制,fc为12MHz,相位累加器的位数为24位,其中高10位用做图1系统设计总体框图ROM地址读取表(1个正弦波周期采样1024个点),频率本设计分为信号放大采集模块、信号处理实现架构、控制字为32位,这样输出频率f0满足要求。微处理器软核及人机交互界面这四个模
4、块。信号放大采22抽取型级联积分梳状CIC滤波器集模块主要由线性增益放大器和Spartan-3E型FPGA自本设计中采用3级抽取级联积分梳状滤波器(CIC)。带的高速A/D芯片构成完成信号的采样。信号处理模块主要用FPGA实现DDS模块、CIC抽样混频电路、FIR滤波、FFT运算和取模运算。微处理器模块根据数据采集精度以及处理数据的速度设计。2系统理论分析及仿真21直接数字频率合成器DDS原理图33级CIC抽取滤波器基本框图DDS的结构原理框图如图2所示。一个DDS由相位累3级CIC抽取滤波器的基本框图如图3所示。从图加器、加法器、波形存储ROM和低通滤波器
5、(LPF)构成。中可知,CIC抽取滤波器主要由3级积分器(Integrator)、其中K是频率控制字、P为相位控制字、fc为参考抽取器(Decimation)和3级梳状滤波器(CombFilter)三部时钟频率,N为相位累加器的字长,M为加法器2输出分组成。其中,N级积分器工作在高采样频率fs下。28#计量与测试技术∃2010年第37卷第12期CIC抽取滤波器的梳状部分工作在较低的频率fs/R其中f为显示输入信号的频率,fs为抽样频率,N为(R是整数倍的频率变换因子)。梳状部分由3级梳状滤FFT点数。波器组成,以fs/R为参照,每级微分延迟Q个样本。Q24
6、仿真结果影响滤波器频率响应,工程实现中一般取值为1或2。本文使用ModelSim和ISE对系统进行了仿真。以fs为参照,单级梳状滤波器的传递函数为:输入信号为100KHz的方波信号。信号开始经DDS-RQHc=1-z(1)与400KHz的正弦波进行混频,然后经3级CIC4倍抽当Q=1,以fs/R为参照时,传递函数为:取,最后作FFT变换。DDS、CIC仿真结果如图4所示。-1Hc=1-z(2)在积分器和梳状滤波器之间是一个速率转换器(抽取器),转换器将最后一级积分器的输出数据速率从fs降到fs/R(将多余的样本丢弃)。以fs为参照,推出整个CIC滤波器的总体传递函数为:
7、-RQNRQ-1NN(1-z)-kNH(z)=H1(z)Hc(z)=-1N=z(1-z)k=0图4输入信号经DDS、CIC后波形图(3)对于高频信号,其频谱分析受到FFT运算的点数限从(3)式可以看出,H(z)有RQN个零点和N个极制,故采用DDS混频和CIC抽取滤波用以降低数据流-RQ点。RQ个零点由(1-z)产生,处于fs/(RQ)频率外,速,以实现频谱分析。圆心起始于z=1。每个不同的零点都重复次N。H(z)因便于对FFT变换的正确性进行验证,故使用32点的N各极点位于z=1处,即这些极点已被CIC滤波器的FFT进行仿真。在系统设
