模拟CMOS集成电路设计ch

《模拟CMOS集成电路设计ch》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、CMOS模拟集成电路设计绪论、MOS器件物理基础提纲1、绪论2、MOS器件物理基础9/9/20212提纲1、绪论先修课程：模拟电路基础、器件模型、集成电路原理教材：模拟CMOS集成电路设计，[美]毕查德.拉扎维著，陈贵灿程军张瑞智等译，西安交通大学出版社。参考教材：CMOS模拟电路设计（第二版）（英文版），[美]PhillipE.Allen,DouglasR.Holberg著，电子工业出版社。模拟集成电路的分析与设计，PaulR.Gray，PaulJ.Hurst，StephenH.Lewis，RobertG.Meyer著，高等教育出版社。9/9/20213绪论研究模拟集成电

2、路的重要性研究CMOS模拟集成电路的重要性EggshellAnalogyofAnalogICDesign(PaulGray)9/9/20214绪论SystemsCircuitsDeviceschapter1绪论chapter3单级放大器chapter4差动放大器chapter5电流源chapter6频率特性chapter7噪声chapter8反馈chapter9运算放大器chapter10稳定性及频率补偿chapter11带隙基准chapter12开关电容电路chapter2MOS器件物理chapter14振荡器PLLAD/DAChapter13非线性与不匹配simplec

3、omplex9/9/20215绪论2、MOS器件物理基础2.1基本概念2.1.1MOSFET的结构栅（G:gate）、源（S:source）、漏（D:drain）、衬底（B:bulk）（以n型为例）9/9/20216MOS器件物理基础MOSFET是一个四端器件N阱CMOS技术9/9/20217MOS器件物理基础2.1.2MOS符号9/9/20218MOS器件物理基础2.2MOS的I/V特性2.2.1阈值电压（以N型FET为例）耗尽（b）；反型开始（c）；反型（d）9/9/20219MOS器件物理基础ΦMS是多晶硅栅和硅衬底的功函数之差；q是电子电荷，Nsub是衬底掺杂浓度，

4、Qdep是耗尽区电荷，Cox是单位面积的栅氧化层电容；εsi表示硅介电常数。阈值电压（VTH）定义NFET的VTH通常定义为界面的电子浓度等于P型衬底的多子浓度时的栅压。9/9/202110MOS器件物理基础“本征”阈值电压通过以上公式求得的阈值电压，通常成为“本征(native)”阈值电压，典型值为-0.1V.在器件制造工艺中，通常通过向沟道区注入杂质来调整VTH对于NMOS，通常调整到0.7V（依工艺不同而不同）9/9/202111MOS器件物理基础2.2.2MOS器件的I/V特性NMOS截止区(VGS

5、≥VGS-VTH）9/9/202112MOS器件物理基础PMOS截止区三极管区（线性区）饱和区ID参考电流方向9/9/202113MOS器件物理基础2.3二级效应2.3.1体效应对于NMOS，当VB

6、SVTH时和略小于VTH，“弱”反型层依然存在，与VGS呈现指数关系。当VDS大于200mV时，这里ζ>1，VT＝kT/q9/9/202116MOS器件物理基础2.3.4电压限制栅氧击穿过高的GS电压。“穿通”效应过高的DS电压，漏极周围的耗尽层变宽，会到达源区周围，产生很大的漏电流。9/9/202117MOS器件物理基础2.4MOS器件模型2.4.1MOS器件电容栅和沟道之间的氧化层电容衬底和沟道之间的耗尽层电容多晶硅栅与源和漏交叠而产生的电容C3，C4，每单位宽度交叠电容用Cov表示源/漏与衬底之间的结电容C5，C6，结电容Cj0是在反向电压VR为0时的电容，ΦB是结

7、的内建电势，m=0.3~0.49/9/202118MOS器件物理基础器件关断时，CGD=CGS=CovW，CGB由氧化层电容和耗尽区电容串连得到深三极管区时，VDVS，饱和区时，在三极管区和饱和区，CGB通常可以被忽略。等效电容：9/9/202119MOS器件物理基础2.4.2MOS小信号模型9/9/202120MOS器件物理基础MOSSPICE模型在电路模拟（simulation）中，SPICE要求每个器件都有一个精确的模型。种类1st代：MOS1，MOS2，MOS3；2nd代：BSIM，HSPICElevel