寄存器和位移寄存器

寄存器和位移寄存器

ID:39538266

大小:447.50 KB

页数:47页

时间:2019-07-05

寄存器和位移寄存器_第1页
寄存器和位移寄存器_第2页
寄存器和位移寄存器_第3页
寄存器和位移寄存器_第4页
寄存器和位移寄存器_第5页
资源描述:

《寄存器和位移寄存器》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、6.5.1寄存器和位移寄存器定义:在数字电路中,用来存放二进制数据或代码的电路称为寄存器。构成:寄存器是由具有存储功能的触发器组构成的。一个触发器可以存储1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器。分类:按照功能的不同,寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据,需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输出,还可以并行输入、串行输出,串行输入、并行输出等,十分灵活,用途广泛。1.基本寄存器(P.279.)寄存器——存储二进

2、制数码的时序电路组件——集成数码寄存器74LSl75、74HC/HCT374内部电路:原理:因为Qn﹢1=D,所以无论寄存器中原来的内容是什么,只要送数控制时钟脉冲CP上升沿到来,加在并行数据输入端的数据D0~D3,就立即被送进寄存器中,取代原有的数据,即有:2、移位寄存器移位寄存器——不但可以寄存数码,而且每输入1个脉冲,寄存器中的数码可向左或向右移动1位。(1)右移寄存器(D触发器组成的4位右移寄存器)特点:左触发器输出端直接接到右邻触发器的输入端。设移位寄存器的初始状态为0000,串行输入数码DI=1101,从高位到低位依次输入。其状态表如下:

3、寄存器在4个移位脉冲作用下,输入的4位串行数码1101全部存入了寄存器中。这种输入方式称为串行输入方式。由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3,即由低位向高位移动,所以又称为上移寄存器。右移寄存器的时序图:(2)左移寄存器特点:右触发器输出端反馈到左邻触发器的输入端。(3)8位移位寄存器74LS164逻辑符号A、B——串行输入数据端——异步清零端CP——移位脉冲输入端QH~QA为输出端3.双向移位寄存器将右移寄存器和左移寄存器组合起来,并引入一控制端S便构成既可左移又可右移的双向移位寄存器,参见P.285.简化图6.5.7。其中,DS

4、R为右移串行输入端,DSL为左移串行输入端。当S=1时,D0=DSR、D1=Q0、D2=Q1、D3=Q2,实现右移操作。当S=0时,D0=Q1、D1=Q2、D2=Q3、D3=DSL,实现左移操作。3、集成双向移位寄存器7419474194为四位双向移位寄存器。DSL和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。Q0和Q3分别是左移和右移时的串行输出端,Q0、Q1、Q2和Q3为并行输出端。74194的功能表(5种功能):表6.5.4用途:数字测量、数字运算、数字控制、分频、产生节拍脉冲和脉冲顺序等。定义:在数字电路中,能够记忆输

5、入脉冲个数的电路称为计数器。组成:因为触发器有两个稳定状态,可用来表示二进制的两个代码,即一个触发器就可构成一个二进制计数单元。所以,计数器就是一组触发器按一定规律组成的数字电路。6.5.2计数器计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······种类:(观察4位二进制自然进位码,悟——各位数的进位规律?)Q3Q2Q1Q0000000010010001101000101011001111000100110101011110011011

6、11011111.二进制计数器▲(1)异步4位二进制加法计数器图6.5.84个JK触发器都接成T′触发器()。每当CP下降沿到来时,FF0的状态翻转1次;每当Q0由1变0,FF1的状态翻转1次;每当Q1由1变0,FF2的状态翻转1次;每当Q2由1变0,FF3的状态翻转1次。①工作原理:c.由时序图可以看出,Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍,因而计数器也可作为分频器。②用“观察法”画出该电路的时序图和状态图。③分析并确认逻辑功能:a.由Q3输出则为16进制计数器;b.并行输出则为4位二进制加法计数器;②典

7、型异步4位集成二进制加法计数器74LS197▲(2)同步(3位二进制加法/减法)计数器(设计步骤)选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。①状态图或状态表输出方程:时钟方程:②选器件③写方程④时序图由时序图可见:因JK触发器是下降沿翻转,故FF0每输入一个脉冲翻转一次,故应有⑤确定电路结构FF1在Q0=1时,在下一个CP下降沿到来时翻转,故应有FF2在Q0=Q1=1时,在下一个CP下降沿到来时翻转,故应有⑥画电路图同步3位二进制加法计数器同步3位二进制减法计数器总之,设计思路如下:①由于同步计数器中有同一时钟脉冲输入,因

8、此,它们的翻转就由其输入脉冲的状态决定,即触发器应该翻转时,要满足计数状态的条件,不应翻转时,要满足状态不变

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。