数字电路课程设计数字电子钟

数字电路课程设计数字电子钟

ID:39693200

大小:349.00 KB

页数:8页

时间:2019-07-09

数字电路课程设计数字电子钟_第1页
数字电路课程设计数字电子钟_第2页
数字电路课程设计数字电子钟_第3页
数字电路课程设计数字电子钟_第4页
数字电路课程设计数字电子钟_第5页
资源描述:

《数字电路课程设计数字电子钟》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、数字电路逻辑设计课程设计学校:学院:专业班级:姓名:学号:同组人:7课程设计题目数字电子钟设计要求1.设计一个具有时、分、秒显示的电子钟(23小时59分59秒)。2.该电子钟应具有手动校时、校分得功能。3.整点报时。从59分50秒起,每隔2s发出一次“嘟”的信号。连续5次,最后1次信号结束即达到正点。设计方案1.数字电子钟基本工作原理和整体设计方案数字钟实际上是一个对标准频率进行计数的计数电路。它的计时周期是24小时,由于计数器的起始时间不可能与标准时间(如北京时间)一致所以采用校准功能和报时功能。数字电子钟是由石英晶体振荡器、分频器、计数器、译码器、显示器和

2、校时电路组成,石英晶体振荡器产生的信号经过分频器作为秒脉冲,秒脉冲送入计数器,计数结果通过时、分、秒译码器显示时间。秒脉冲是整个系统的时基信号,它直接决定计时系统的精度,将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分钟,发出一个时脉冲信号,该信号将被送到时计数器。时计数器采用24进制计时器,可实现对一天24小时的计时。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路,七段显示译码器译码,在经过六位LED七段显

3、示器显示出来。整点报时电路时根据计时系统的输出状态产生一个脉冲信号,然后去触发一音频发生器实现报时。校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。数字电子钟逻辑框图如下:72.数字电子钟单元电路设计、参数计算和元件芯片选择(1)石英晶体振荡器和分频器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应,在晶体的某一方向加一电场,则在与此垂直的方向产生机械振动,有了机械振动,就会在相应的垂直面上产生电场,从而机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限止时,才达到最后稳定。这个压电谐振的频率就是即为晶体

4、振荡器的固有频率。一般来说,振荡器的频率越高,计时精度越高,但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。由于振荡器产生的频率很高,要得到秒脉冲,就需要分频电路,即为分频器。由于本课程设计,实验室已给出秒脉冲信号,故不对振荡器和分频器进行设计。555集成定时器和RC组成的多谐振荡器电路图如下(设振荡频率f=1kHz,RP为可调电阻,微调RP可调出1kHz的输出):(2)计数器秒脉冲信号要经过6级计数器,分别要得到“秒”个位、十位,“分”个位、十位以及“时”个位、十位的计时,其中“秒”、“分”计数器是六十进制,“时”计数

5、器是二十四进制。①六十进制计数器秒脉冲信号首先送到“秒”计数器进行累加计数,“秒”计数器应该完成一分钟之内秒数目的累加,并达到60秒产生一个进位信号作为下一级的时钟脉冲信号输入。所以用两片74LS90芯片组成一个六十进制计数器,由于74LS90芯片有异步清零端,所以采用异步清零法实现六十进制计数。其中,“秒”十位是六进制,“秒”个位是十进制。如图所示:7“分”计数器和“秒”计数器的构造是完全一样的,只是“秒”计数器的时钟脉冲信号输入是秒脉冲信号,即。而“分”计数器的时钟脉冲信号输入是“秒”十位计数器的,即,这是因为74LS90芯片的时钟脉冲输入是下降沿有效的。

6、如图所示:②二十四进制计数器在这里“时”计数器还是用两片74LS90芯片组成一个二十四进制计数器,由于74LS90芯片有异步清零端,所以采用异步清零法实现二十四进制计数。如图所示:7“时”计数器的时钟脉冲输入是“分”十位计数器的,即。如图所示:(3)译码器和显示器由于本课程设计,实验室已给出8421BCD码高电平有效的译码器和显示器,所以这里不对其进行设计。(4)校时电路当数字电子钟走时出现误差时,需要校正时间。校时电路实现对“时”、“分”的校准。在电路中设有正常计时和校对位置。对校时电路的要求是,在小时校正中不影响分钟和秒的正常计数,在分钟校正中不影响小时和

7、秒的计数。校时电路如图所示:7S1S2功能断开0断开0计时闭合1断开0校正分钟断开0闭合1校正小时说明:S1或S2断开的时候给相连与非门输入的是逻辑1,闭合的时候给相连与非门输入的时逻辑0。需要注意的时,校时电路是由与非门组成的组合逻辑电路构成的,开关S1或S2为“断开0”或“闭合1”时,可能会产生抖动,为防止这一情况的发生,我们可以接入一个由RS触发器组成的防抖动电路来控制。放抖动电路如图所示:7说明:开关在M端是Q端输出是0;开关在N端Q端输出是1;开关从M端向N端闭合或从N端向M端闭合的过程中,Q端的输出是保持功能。(5)报时电路报时电路要求在每个小时的

8、59分51秒、53秒、55秒、57秒、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。