8251A可编程通讯接口与PC机通讯

8251A可编程通讯接口与PC机通讯

ID:41037635

大小:1.32 MB

页数:14页

时间:2019-08-14

8251A可编程通讯接口与PC机通讯_第1页
8251A可编程通讯接口与PC机通讯_第2页
8251A可编程通讯接口与PC机通讯_第3页
8251A可编程通讯接口与PC机通讯_第4页
8251A可编程通讯接口与PC机通讯_第5页
资源描述:

《8251A可编程通讯接口与PC机通讯》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、课程设计IV设计说明书8251A可编程通讯接口与PC机通讯学生姓名学号班级成绩指导教师数学与计算机科学学院2014年9月12日课程设计任务书2014—2015学年第1学期课程设计名称:课程设计IV课程设计题目:8251A可编程通讯接口与PC机通讯完成期限:自2014年9月1日至2014年9月12日共2周设计内容:1.任务说明目的任务:依据实验器材提供的功能,利用可编程串行接口8251芯片,实现与PC机通讯2.要求设计要求:1.软件程序文档;2.硬件电路图(用专用软件);3.完成实验;4.完成设计说明书。设计内容:1.复习相关课程内容:微机原理及应用课程相关内容;汇编语言程序设

2、计的相关内容;熟悉模拟电路、数字电路的相关知识;2.熟悉实验相关器材的主要功能。3.在上述基础上,根据课程设计的基本要求,完成以下各项任务(反映在设计说明书中):(1)题目要求涉及的硬件电路图及摘要说明。(2)题目的工作原理及相应描述。(3)程序流程框图。指导教师:教研室负责人:课程设计评阅评语:指导教师签名:年月日摘要根据设计任务书的系统功能要求,利用实验平台内可编程串行接口8251芯片,实现与PC机通讯的功能。关键词:串行接口;8251;PC1课题描述.目的任务利用可编程串行接口8251芯片,实现与PC机通讯。设计内容(1)利用8253芯片的分频作为8251的收发时钟频率

3、。(2)利用小键盘,每按动一次任一数字键,就把该键值通过8251发送给PC机接收,并在PC机屏幕上显示出该键值,并将显示的数字做好记录。(3)设计参考接线图图3.1①8251单元:T/RXC→OUT1,TXD→EX-TXD,RXD→EX-RXD,JX20→JX17;②8253单元:GATE1→+5V,CLK1→1.8432M;③开关设置:SW3、SW4、SW5置ON,KB6→EXT-C;(2)编程指南①8251状态口地址:03F9H,8251数据口地址:03F8H;②8253命令口地址:43H,8253计数器#1口地址:41H;③8155命令口地址:0FF20H,键扫口/字位

4、口:0FF21H,键入口PC:0FF23H,字形口PB:0FF22H;④12通讯约定:异步方式,字符8位,一个起始位,一个停止位,波特率因子为16,波特率为9600;⑤计算T/RXC,收发时钟fc,fc=16*9600=153.6K;⑥8253分频系数:1843.2K/153.6K=12。3.参考资料DICK8086K实验指导书HTMLhelp122详细设计本次设计由小组成员a、b与本人一起完成。经过共同讨论、查阅大量文献资料、并经过实际操作,终于完成了本实验。实验结果见下图:设计方案以及论证:选择实验题目之初,我们选择课题的原则是:多学知识、尤其是课堂上未学过的知识点、尽量

5、锻炼自己的学习能力和动手实践能力、同时希望选择一个稍具挑战性的实验。因此我们选择了书本上没有的Intel8251A串口通信实验。8251A是一个通用串行输入/输出接口,可用来将86系列CPU以同步或异步方式与外部设备进行串行通信。它能将主机以并行方式输入的8位数据变换成逐位输出的串行信号;也能将串行输入数据变换成并行数据传送给处理机。由于由接口芯片硬件完成串行通信的基本过程,从而大大减轻了CPU的负担,被广泛应用于长距离通信系统及计算机网络。利用集成了Intel8088芯片,82系列芯片和LED二极管等元件的启东DV86H系统实验箱,实现两实验箱的8251A串口通信。实验箱面

6、板上TXC和RXC分别为8251A的发送时钟和接收时钟。它由片外8253A的OUT1提供。8251A的片选地址为050~05FH(系统中已连好)。实验要求以查询方式进行收发。要完成本实验,需2台DVCC实验系统。其中一台为串行发送、一台为串行接收,在1号机上装串行发送程序,在2号机上装串行接收程序,则在1号机上键入的字符显示在2号机的显示器上。图2.1成果图照片本系统监控中已对8253A、8251A进行初始化。122.1硬件原理图:图2.2实验箱硬件位置图图2.3实验硬件连线原理图8251A是一种可编程的同步/异步串行通信接口芯片,具有独立的接收器和发送器,能实现单工、半双工

7、、双工通信。1、8251A内部结构8251A内部结构框图如图2.4所示。12图2.48251A内部结构框图图中I/O缓冲器是双向三态,通过引脚D0~D7和系统数据总线直接接口,用于和CPU传递命令、数据、状态信息。读写控制逻辑用来接收CPU的控制信号、控制数据传送方向。收发器功能是从引脚RXD(收)和TXD(发)收发串行数据。接收时按指定的方式装配成并行数据,发送时从CPU接收的并行数据,自动地加上适当的成帧信号转换成串行数据。8251A内部的调制解调器控制器,提供和外接的调制解调器的握手信号。表2.1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。