基于verilog的数字钟设计

基于verilog的数字钟设计

ID:4122303

大小:545.74 KB

页数:27页

时间:2017-11-29

基于verilog的数字钟设计_第1页
基于verilog的数字钟设计_第2页
基于verilog的数字钟设计_第3页
基于verilog的数字钟设计_第4页
基于verilog的数字钟设计_第5页
资源描述:

《基于verilog的数字钟设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、EDA设计基础实验课程论文EDA论文题目基于Verilog的数字钟设计学院通信与电子工程学院专业班级通信017班学生姓名大彬哥指导教师大力会2013年6月12日21EDA设计基础实验课程论文摘要数字时钟广泛用于各种场合,比如各种比赛的定时计数等,等都需要用到数字时钟。但是大多数的这些场合都需要很精确的定时计数,而不是一般的定时计数器,因此本设计就是为了这个原因而设计的设计的高精度的数字时钟。本设计中利用50MHz的晶振为FPGA提供时钟。对其再设计时进行了分频得到。在本设计是在QuartusII环境下完成的,目标板是cycloneIIEP2C8Q208的FPGA核心板,显示部分采用七段数码管

2、现实,所用到的是VerilogHDL语言进行行为级的描述。关键词:数字跑表QuartusII,VerilogHDL,cyclongIIEP2C8Q20821EDA设计基础实验课程论文AbstractThedesignforamulti-functionaldigitalclock,withayear,month,day,hours,minutesandsecondscountdisplaytoa24-hourcyclecount;haveprooffunctionsandthewholepointtimekeepingfunction.TheuseofEDAdesigntechnology,

3、hardware-descriptionlanguageVHDLdescriptionlogicmeansforthesystemdesigndocuments,inMaxplusIItoolsenvironment,atop-downdesign,bythevariousmodulestogetherbuildaFPGA-baseddigitalclock.ThemainsystemchipsusedEP2C8Q8208,makeupoftheclockmodule,controlmodule,timemodule,datadecodingmodule,displayandbroadcas

4、tmodule.Aftercompilingthedesignandsimulationprocedures,theprogrammablelogicdevicetodownloadverification,thesystemcancompletetheyear,month,dayandthehours,minutesandsecondsrespectively,usingkeystomodify,cleared,startandstopthedigitalclock.Keywords:digitalclock;hardwaredescriptionlanguage;VerilogHDL21

5、EDA设计基础实验课程论文目录摘要IAbstractII第一章绪论11.1概述11.2FPGA发展现状11.3本文研究的意义21.4课题研究的内容2第二章字时钟的基本理论32.1主程序结构和流程32.2设计原理42.2.1原理图介绍42.2.2AtiumDesigner6.9介绍42.2.3VerilogHDL介绍52.2.4分析计算6第三章数字时钟的软件设计63.1开发软件介绍63.2代码生成BDF图6第四章单元电路设计84.1分频代码设计84.2毫秒代码设计84.3秒代码设计94.4分代码设计94.5复位代码设计104.6键盘代码设计104.7数码管显示代码设计104.7.1数码管位码设

6、计104.7.2数码管段码设计11结论12参考文献13附录114附录21921EDA设计基础实验课程论文致谢2121EDA设计基础实验课程论文第一章绪论1.1概述FPGA(Field-ProgrammableGateArray),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电电路SIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。目前以硬件描述语言(Verilog或VHDL)所完成的电路设计,可以经过简单的综合与布局,快速的烧录至FPGA上进行测试,是现代IC设计验证的技术主流。

7、这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面,这些可编辑的元件里也包含记忆元件例如触发器(Flip-flop)或者其他更加完整的记忆块。FPGA一般来说比ASIC(专用集成芯片)的速度要慢,无法完成复杂的设计,而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品,可以被修改来改正程序中的错误和更

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。