数字电路与逻辑设计第八章

数字电路与逻辑设计第八章

ID:41589426

大小:3.10 MB

页数:111页

时间:2019-08-28

数字电路与逻辑设计第八章_第1页
数字电路与逻辑设计第八章_第2页
数字电路与逻辑设计第八章_第3页
数字电路与逻辑设计第八章_第4页
数字电路与逻辑设计第八章_第5页
资源描述:

《数字电路与逻辑设计第八章》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1第八章可编程逻辑器件第八章可编程逻辑器件2第八章可编程逻辑器件目前在数字系统设计中广泛使用的可编程逻辑器件(ProgrammableLogicDevice,简称PLD)属于LSI中的半用户定制电路。由于PLD具有结构灵活、性能优越、设计简单等特点,因而在不同应用领域中受到广泛重视,是构成数字系统的理想器件。数字系统中常用的大规模集成电路可分为三大类。非用户定制电路(NoncustomdesignIC)全用户定制电路(FullcustomdesignIC)半用户定制电路(SemicustomdesignIC)3本章知识要点:☆PLD的基本概念;☆常用PLD及其在逻辑设计

2、中的应用;☆ISP技术简介。第八章可编程逻辑器件48.1PLD概述PLD是70年代开始发展起来的一种新型大规模集成电路。一片PLD所容纳的逻辑门可达数百、数千甚至更多,其逻辑功能可由用户编程指定。PLD特别适宜于构造小批量生产的系统,或在系统开发研制过程中使用。第八章可编程逻辑器件58.1.1PLD的发展70年代初期:第一种PLD器件-----可编程只读存储器(PROM)问世。PROM由一个“与”阵列和一个“或”阵列组成,“与”阵列是固定的,“或”阵列是可编程的;70年代中期:出现了可编程逻辑阵列(PLA),PLA同样由一个“与”阵列和一个“或”阵列组成,但其“与”阵列

3、和“或”阵列都是可编程的;70年代末期:出现了可编程阵列逻辑(PAL)。PAL器件的“与”阵列是可编程的,而“或”阵列是固定的,它有多种输出和反馈结构,因而给逻辑设计带来了很大的灵活性。但PAL器件一般采用熔丝工艺,一旦编程后便不能改写。第八章可编程逻辑器件6第八章可编程逻辑器件80年代中期:通用阵列逻辑(GAL)器件问世。GAL器件采用高速电可擦CMOS工艺,能反复擦除和改写。特别是在结构上采用了“输出逻辑宏单元”电路,使一种型号的GAL器件可以对几十种PAL器件做到全兼容。给逻辑设计者带来了更大的灵活性。90年代:产生了在系统编程(ISP)器件。在系统编程是指用户具

4、有在自己设计的目标系统中或线路板上为重构逻辑而对逻辑器件进行编程或反复改写的能力。ISP器件为用户提供了传统的PLD技术无法达到的灵活性,带来了极大的时间效益和经济效益,使可编程逻辑技术发生了实质性飞跃。PLD的发展和应用,简化了数字系统设计过程、降低了系统的体积和成本、提高了系统的可靠性和保密性。从根本上改变了系统设计方法,使各种逻辑功能的实现变得灵活、方便。78.1.2PLD的基本结构PLD的基本组成为一个“与”阵列和一个“或”阵列。每个输出都是输入的“与-或”函数。阵列中输入线和输出线的交点通过逻辑元件相连接。这些元件是接通还是断开,可由厂家根据器件的结构特征决

5、定或由用户根据要求编程决定。基本结构如下图所示。第八章可编程逻辑器件8PLD“与”阵列的输入为外部输入原变量及在阵列中经过反相后的反变量。它们按所要求的规律连接到各个与门的输入端,并在各与门的输出端产生某些输入变量的“与”项作为“或”阵列的输入,这些“与”项按一定的要求连接到相应或门的输入端,在每个或门的输出端产生输入变量的“与-或”函数表达式。在基本结构的基础上,附加一些其他逻辑元件,如输入缓冲器、输出寄存器、内部反馈、输出宏单元等,便可构成各种不同的PLD。第八章可编程逻辑器件98.1.3PLD的电路表示法对于PLD器件,用逻辑电路的一般表示法很难描述其内部电路。为

6、此,对描述PLD基本结构的有关逻辑符号和规则作出了某些约定。一.与门和或门下图给出了3输入与门的两种表示法。传统表示法(图(a))中与门的3个输入A、B、C在PLD表示法(图(b))中称为3个输入项,而输出D称为“与”项。同样,或门也采用类似方法表示。&DABC(a)&ABCD(b)第八章可编程逻辑器件10二.输入缓冲器典型输入缓冲器的PLD表示法如右图所示。它的两个输出B、C是其输入A的原和反(见图中真值表)。1ABCABC111000三.连接方式PLD阵列交叉点上的三种连接方式如图(a)所示。实点“·”表示硬线连接,即固定连接;“×”表示可编程连接;没有“×”

7、和“·”的表示两线不连接。如图(b)中的输出F=A·C。固定连接可编程连接不连接&ABCF(a)(b)第八章可编程逻辑器件11四.与门不执行任何功能时的连接表示&&DEFAB1100000000000011111111ABDEF图中,输出为D的与门连接了所有的输入项,其输出方程为为了方便起见,用标有“×”标记的与门输出来表示所有输入缓冲器输出全部连到某一“与”项的情况,如图中输出E。与上述相反,图中输出F表示无任何输入项与其相连,因此,该“与”项总是处于“浮动”的逻辑“1”。第八章可编程逻辑器件12根据PLD中阵列和输出结构的不同,常用的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。