[复习]数字电子技术基础期末复习试题

[复习]数字电子技术基础期末复习试题

ID:41944490

大小:159.66 KB

页数:5页

时间:2019-09-04

[复习]数字电子技术基础期末复习试题_第1页
[复习]数字电子技术基础期末复习试题_第2页
[复习]数字电子技术基础期末复习试题_第3页
[复习]数字电子技术基础期末复习试题_第4页
[复习]数字电子技术基础期末复习试题_第5页
资源描述:

《[复习]数字电子技术基础期末复习试题》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、填企题:1>(48)10二()16二()202、对于TTL与非门的闲置输入端可接,TTL或非门不使用的闲置输入端应接。3、格雷码的特点是任意两组相邻代码之间有位不同。4、在下列JK触发器、RS触发器、D触发器和T触发器四种触发器中,同时具有保持、置1、置0和翻转功能的触发器是O5、OCn可以实现功能,CMOS门电路中的门也可以实现该功能。6、一只四输入端与非门,使其输岀为0的输入变量取值组合冇种。7、常见的组合逻辑电路有编码器、和o8、逻辑函数F=AB+AC+BD的反函数为,对偶函数为。9、一个同步吋序逻辑电路可以用、、三组函数表达式描述。10、加法器的进位方式

2、有和两种。11、16选1的数据选择器冇—个地址输入端。12、存储器的种类包括和o13、在时钟脉冲CP作用下,具右和功能的触发器称为T触发器,其特性方程为o14、三态门输出的三种状态分别为:、和o15、用4个触发器可以存储—位二进制数。16、逻辑电路屮,高电平用1表示,低电平用0表示,则成为_逻辑。17、把JK触发器改成T触发器的方法是o18、组合逻辑电路是指电路的输出仅由当前的决定。19、5个地址输入端译码器,其译码输出信号最多应有—个。20、输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做o21、一个ROM有10根地址线,8根数据输出线,ROM共有个存储单元

3、。22、N个触发器组成的计数器最多可以组成进制的计数器。23、基本RS触发器的约束条件是。24、逻辑代数中3种基本运算是、和o25、逻辑代数屮三个基本运算规则、和o26、如果对键盘上108个符号进行二进制编码,则至少要位二进制数码。27、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有根地址线,有_根数据输出线。28、74LS138是3线一8线译码器,译码输出低电平冇效,若输入为人二110吋,输岀弓人匕上匕上二乂「丫1二。29、两片屮规模集成电路10进制计数器串联后,最大计数容量为位。30、在Y二AB+CD的真值表屮,Y=1

4、的状态冇个。31、设ROM地址为Ao-A7,输出为Do-Ds,则ROM的容量为。32、在Y=A(A©B)的结果是o33、2014个1异或运算后的结果是。34、64选1的数据选择器,它的选择控制端有—个。35、一片64KX8存储容量的只读存储器ROM,有条地址线,条数据线。36、(22)16=()10=()BCD码。37、若两个逻辑函数相等,则它们的必然相同。38、一个8选1的多路选择器(数据选择器),应具有个选择输入端(地址输入端),个数据输入端。39、同步D触发器(I)锁存器)在CP二1时,触发器Q应跟随状态,而在CP=O时,触发器状态o40、二进制译码器的输

5、出为输入变量的全部o4K74LS161是四位二进制同步计数器,其置零方式为(填同步或异步)置数方式是o42、数字电路按逻辑功能可分为和两大类。43、T触发器特性方程为o44、n位二进制计数器的计数长度为o45、TTLfl电路能带同类门的个数称为o46、三态门除了有高低电平输出外,还有第三个状态即。47、在CP为高电平1期间,如同步触发器的输入信号发生多次变化时,其输出状态也会和应发生多次变化,这种现象称为触发器的o口J以调制矩形波的宽度。48、在施密特触发器的整形电路中,通过改变七、1、A2、A3、A4、选择题n个逻辑变量可以构成nB2nC十进制的计数器需要(2

6、B3C48选1数据选择器应有2B3C)个最小项;D2个触发器。5)个地址输入端。D82n下列数字电路中,不属于吋序逻辑电路的是:()A全加器B寄存器C计数器D移位寄存器5、与三变量函数在Z=ABC+A'B,Cl等价的逻辑函数是(A.F=Sm(0,7)B.F=Sm(2,7)C.F=Sm(l,7)D.F=Zm(3,7)6、边沿触发器的最大特点是:?()A.功耗低B.速度快C.无空翻D.噪声容限大7、下列几种TTL电路屮,输出端可以实现线与功能的电路是A.或非门B.与非门C.异或门D.0C门对于TTL数字集成电路來说,下列说法哪个是错误的。(电源电压极性不得接反,其额

7、定值为5V;输入端可串接电阻,但电阻值不应太大;)o8、A.C.9、A.)B.不使用的输入端接1;D.OC门输出端可以并接;一个含有32768个存储单元的ROM,有8个数据输出端,其地址输入端有()个。10B.11C・12D・810、TTL或非门多余输入端的处理是:()A.悬空B.接高电平C.接低屯平D.接“1”)o11、有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP作用下,四位数据的移位过程是(A.1011-0110-1100-1000-0000B.1011-0101-0010-0001-0000C.lOlMlOO-llOl

8、-lllO-1111D.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。